分散型タグ・キャッシュメモリシステムおよびそこにデータを格納する方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大貫進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-325228
公開番号（公開出願番号）：特開平10-232830
出願日： 1997年11月11日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】ループ・キャッシュを用いることによりメイン・メモリのアクセスを回避するキャッシュ・メモリ・システムを提供する。【解決手段】ループ・キャッシュに格納されている命令をCPUに供給可能か否かについての判定を、CPUが計算する命令アドレスに関連する分散TAGが行う。命令アドレスは、LCACHEインデックス部分,ITAG部分,及びGTAGを含む。LCACHEインデックスは、ITAGアレイ,命令アレイ,及び有効ビット・アレイの各々における対応する位置を選択する。格納GTAG値は、LCACHEインデックスが指し示す位置には無関係に選択される。命令アドレスのGTAG部分は、格納GTAG値と比較される。命令アドレスのITAG部分は、ITAGアレイのインデックス化ITAGと比較される。GTAG及びITAG双方の比較で条件が満たされた場合、メイン・メモリに代わってループ・キャッシュからCPUに命令を供給する。

請求項（抜粋）：

キャッシュ・メモリ・システム(26)であって:複数のエントリを有し、各エントリが個別タグ部分(50)およびデータ部分(52)を有すキャッシュ・アレイ;グローバル・タグ値(48)を格納する記憶手段;前記キャッシュ・アレイおよび前記記憶手段に結合されている命令アドレス入力であって、該命令アドレス入力はインデックス部分(42)およびタグ部分を有し、前記インデックス部分は、前記グローバル・タグ値を識別することなく、前記キャッシュ・アレイの複数のエントリの1つを識別し、前記タグ部分は、個別タグ部分(44)およびグローバル・タグ部分(46)に分割されている命令アドレス入力;および前記記憶手段,前記キャッシュ・アレイ,および前記命令アドレス入力に結合され、前記識別されたキャッシュ・アレイ・エントリの前記個別タグ部分を、前記命令アドレス入力の前記個別タグ部分と比較し、前記グローバル・タグ値を前記命令アドレス入力の前記グローバル・タグ部分と比較する比較手段(60,62,64);から成ることを特徴とするキャッシュ・メモリ・システム(26)。

IPC (2件)：

G06F 12/08 , G06F 9/32 330

FI (2件)：

G06F 12/08 E , G06F 9/32 330 A

引用特許：

審査官引用 (10件)

特開平2-161546
特開平4-333929
キャッシュ制御システム
公報種別：公開公報出願番号：特願平5-047302 出願人：株式会社日立製作所

全件表示

前のページに戻る