特許
J-GLOBAL ID:200903040844418628
電子回路装置およびその製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平11-170990
公開番号(公開出願番号):特開2001-007472
出願日: 1999年06月17日
公開日(公表日): 2001年01月12日
要約:
【要約】【課題】製造コストを抑制して製造することができ、外部からのストレスを受けにくい構造の3次元実装型の電子回路装置とその製造方法を提供する。【解決手段】第1実装基板10と、第1実装基板に形成された第1実装基板配線部(11,12,13,14,15,16)と、第1実装基板配線部に接続して第1実装基板上に実装された第1実装部品20と、第1実装基板配線部に接続して第1実装基板上に形成されたバンプ23と、第1実装部品を被覆し、少なくともバンプの頂点近傍部分が露出するように形成された保護層24と、保護層の上層に積層された第2実装基板30と、バンプと接続するように第2実装基板に形成された第2実装基板配線部(31,32,33,34)と、第2実装基板の保護層側の面の反対側の面における第2実装基板上に、第2実装基板配線部に接続して実装された第2実装部品(35,37)とを有する構成とする。
請求項(抜粋):
第1実装基板と、前記第1実装基板に形成された第1実装基板配線部と、前記第1実装基板配線部に接続して前記第1実装基板上に実装された第1実装部品と、前記第1実装基板配線部に接続して前記第1実装基板上に形成されたバンプと、前記第1実装部品を被覆し、少なくとも前記バンプの頂点近傍部分が露出するように形成された保護層と、前記保護層の上層に積層された第2実装基板と、前記バンプと接続するように前記第2実装基板に形成された第2実装基板配線部と、前記第2実装基板の前記保護層側の面の反対側の面における前記第2実装基板上に、前記第2実装基板配線部に接続して実装された第2実装部品とを有する電子回路装置。
IPC (4件):
H05K 1/14
, H01L 23/52
, H05K 3/36
, H05K 3/46
FI (4件):
H05K 1/14 G
, H05K 3/36 Z
, H05K 3/46 Q
, H01L 23/52 C
Fターム (15件):
5E344AA01
, 5E344AA23
, 5E344BB02
, 5E344CC03
, 5E344CC24
, 5E344CD04
, 5E344DD06
, 5E344EE12
, 5E344EE21
, 5E346CC42
, 5E346DD01
, 5E346EE43
, 5E346FF24
, 5E346HH22
, 5E346HH32
引用特許:
審査官引用 (5件)
-
特開平1-230289
-
多層基板とその製造方法
公報種別:公開公報
出願番号:特願平9-284340
出願人:北陸電気工業株式会社
-
特開昭61-030059
-
特開平3-233934
-
半導体装置
公報種別:公開公報
出願番号:特願平9-099502
出願人:日本電気株式会社
全件表示
前のページに戻る