特許
J-GLOBAL ID：200903040985489316

プリント回路基板の信号層遷移を改善するための装置及び方法

発明者：
ウィグ,ティモシー

ウィグ,ティモシー について

, 
リアン,タオ

リアン,タオ について


出願人/特許権者：
インテル コーポレイション

インテル コーポレイション について


代理人 (3件)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
公報種別：公表公報
出願番号（国際出願番号）：特願2007-539262
公開番号（公開出願番号）：特表2008-518486
出願日： 2005年10月27日
公開日（公表日）： 2008年05月29日
要約：
プリント回路基板の信号層遷移を改善するための方法及び装置について記載する。一実施例で、当該方法は、プリント回路基板(PCB)内に第1のビアの構造を有する。同時に、第2のビアがPCB内に形成されている。一実施例で、第2のビアは、第1のビアと第2のビアとの間の電磁結合を可能にするよう第1のビアの近くに位置付けられる。第2のビアの構成後、第1のビア及び第2のビアは、第1のビアと第2のビアとの間の直列接続を提供するよう接続される。一実施例で、第1のビアと第2のビアとの間の直列接続は、第1のビアに対するスタブ長さを低減して、例えば短信号層遷移のために、スタブ共振を低減し、場合によっては除去する。他の実施例も記載され、請求される。
請求項（抜粋）：
回路基板内に第1のビアを形成するステップと、 前記回路基板内に第2のビアを形成するステップと、 前記第1のビア及び前記第2のビアを直列に接続するステップとを有し、 前記第2のビアは、前記第1のビアと前記第2のビアとの間の電磁結合を可能にするよう前記第1のビアの近くに位置付けられる方法。
IPC (2件)：
H05K 3/46 ,  H01L 23/12
FI (3件)：
H05K3/46 Z ,  H05K3/46 N ,  H01L23/12 Q
Fターム (11件)：
5E346AA02 ,  5E346AA15 ,  5E346AA43 ,  5E346BB02 ,  5E346CC01 ,  5E346CC04 ,  5E346CC08 ,  5E346FF04 ,  5E346HH03 ,  5E346HH04 ,  5E346HH05
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM