特許
J-GLOBAL ID:200903040986949396

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-395965
公開番号(公開出願番号):特開2002-198487
出願日: 2000年12月26日
公開日(公表日): 2002年07月12日
要約:
【要約】【課題】 2枚の半導体チップを接合しパッケージ化した半導体装置において、上側の半導体チップのパッケージクラックの発生や接続の信頼性の悪化を抑制する。【解決手段】 2枚の半導体チップを接合した三次元デバイスとして機能する半導体装置において、上側の半導体チップの裏面を研磨したり、上側の半導体チップの側面全体を樹脂層により覆ったり、あるいは、上側の半導体チップの中央部を周辺部よりも厚くする。これにより、パッケージクラックの発生が抑制され、半導体装置の信頼性が向上する。
請求項(抜粋):
上面に第1の電極を有する第1の半導体チップと、上面に第2の電極を有し、上記第2の電極を上記第1の電極に電気的に接続させた状態で上記第1の半導体チップ上に搭載された第2の半導体チップとを備え、上記第2の半導体チップの下面の角部が加工により鈍されていることを特徴とする半導体装置。
IPC (9件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/304 622 ,  H01L 23/12 501 ,  H01L 23/12 ,  H01L 23/28 ,  H01L 23/29 ,  H01L 23/31
FI (6件):
H01L 21/304 622 T ,  H01L 23/12 501 B ,  H01L 23/12 501 T ,  H01L 23/28 A ,  H01L 25/08 B ,  H01L 23/30 B
Fターム (13件):
4M109AA01 ,  4M109BA01 ,  4M109BA07 ,  4M109CA05 ,  4M109CA12 ,  4M109CA21 ,  4M109DA10 ,  4M109DB02 ,  4M109DB15 ,  4M109DB17 ,  4M109EA02 ,  4M109EA07 ,  4M109EE02
引用特許:
審査官引用 (9件)
  • 特開昭61-187258
  • 半導体装置及びその製造方法
    公報種別:公開公報   出願番号:特願平9-147918   出願人:松下電器産業株式会社
  • 特開昭61-099354
全件表示

前のページに戻る