特許
J-GLOBAL ID:200903041011645643
リセスゲートトランジスタ構造及びその形成方法
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
志賀 正武
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2004-003449
公開番号(公開出願番号):特開2005-045198
出願日: 2004年01月08日
公開日(公表日): 2005年02月17日
要約:
【課題】 高集積半導体メモリに適合したリセスゲートタイプのMOSトランジスタ構造及びその形成方法を提供するにある。【解決手段】 基板に定義された活性領域に形成された不純物導入層を有するリセスゲートトランジスタの構造において、前記活性領域の一部に前記活性領域の上部表面から前記不純物導入層よりも浅い深さまで形成された第1電極領域と、前記第1電極領域の下部から前記不純物導入層を過ぎて一定深さまで延長され、前記第1電極領域の水平サイズよりも大きなサイズを有する第2電極領域を含んでなるゲートと、前記第1電極領域の側壁に前記第1及び第2電極の水平サイズの差が導入されるように形成された絶縁膜スペーサーと、前記第2電極領域内に一定厚さに形成されたゲート絶縁膜と、前記ゲートを介して前記活性領域に互いに対向して形成されたソース及びドレイン領域からなる。【選択図】 図11
請求項(抜粋):
基板に定義された活性領域に形成された不純物導入層を有するリセスゲートトランジスタの構造において、
前記活性領域の一部に前記活性領域の上部表面から前記不純物導入層よりも浅い深さまで形成された第1電極領域と、前記第1電極領域の下部から前記不純物導入層を過ぎて一定深さまで延長され、前記第1電極領域の水平サイズよりも大きなサイズを有する第2電極領域を含んでなるゲートと、
前記第1電極領域の側壁に前記第1及び第2電極の水平サイズの差が導入されるように形成された絶縁膜スペーサーと、
前記第2電極領域内に一定厚さで形成されたゲート絶縁膜と、
前記ゲートを介して前記活性領域に互いに対向して形成されたソース及びドレイン領域と、からなることを特徴とするリセスゲートトランジスタの構造。
IPC (4件):
H01L29/78
, H01L21/28
, H01L29/423
, H01L29/49
FI (3件):
H01L29/78 301V
, H01L21/28 301D
, H01L29/58 G
Fターム (49件):
4M104AA01
, 4M104BB01
, 4M104BB28
, 4M104CC05
, 4M104DD43
, 4M104DD63
, 4M104EE09
, 4M104FF01
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F140AA21
, 5F140AA24
, 5F140AA39
, 5F140AC32
, 5F140BA01
, 5F140BB02
, 5F140BC06
, 5F140BE03
, 5F140BE07
, 5F140BE09
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BF08
, 5F140BF11
, 5F140BF18
, 5F140BF42
, 5F140BF43
, 5F140BG08
, 5F140BG09
, 5F140BG12
, 5F140BG22
, 5F140BG28
, 5F140BG30
, 5F140BG37
, 5F140BG38
, 5F140BG39
, 5F140BG51
, 5F140BG52
, 5F140BG53
, 5F140BH15
, 5F140BH17
, 5F140BK02
, 5F140BK13
, 5F140BK14
, 5F140CB04
, 5F140CB08
引用特許:
審査官引用 (7件)
-
特開平3-087069
-
特開平3-087069
-
特開平3-241870
全件表示
前のページに戻る