特許
J-GLOBAL ID:200903050463241808
ゲートラインを含む半導体装置及びこの製造方法
発明者:
,
出願人/特許権者:
代理人 (2件):
志賀 正武
, 渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2004-083473
公開番号(公開出願番号):特開2004-311977
出願日: 2004年03月22日
公開日(公表日): 2004年11月04日
要約:
【課題】 レイアウト上で相違した幅を有するゲートラインを含む半導体装置が開示されている。【解決手段】 アクティブ領域及びフィールド領域が区分された半導体基板上に、ゲートラインが形成される。前記ゲートラインは、前記アクティブ領域上では第1幅を有し、前記フィールド領域上では前記第1幅より広い第2幅を有する。又、アクティブ領域上でのゲートラインの厚さは、フィールド領域上での厚さに対して厚い。高集積化によってフィールド領域上のゲート抵抗を減少させず、アクティブ領域での前記ゲートライン両側のコンタクトマージンが増加する。【選択図】 図2
請求項(抜粋):
アクティブ領域及びフィールド領域が区分された半導体基板と、
前記半導体基板に形成され、前記アクティブ領域上では第1幅を有し、前記フィールド領域上では前記第1幅より広い第2幅を有するゲートラインと、を具備することを特徴とする半導体装置。
IPC (5件):
H01L21/8242
, H01L21/8234
, H01L27/088
, H01L27/108
, H01L29/78
FI (4件):
H01L27/10 671B
, H01L27/10 681A
, H01L27/08 102C
, H01L29/78 301G
Fターム (45件):
5F048AB01
, 5F048AC01
, 5F048BA01
, 5F048BB19
, 5F048BG01
, 5F048BG13
, 5F048DA28
, 5F083AD04
, 5F083GA09
, 5F083KA01
, 5F083LA16
, 5F083MA03
, 5F083NA01
, 5F083NA08
, 5F140AA01
, 5F140AA06
, 5F140AA10
, 5F140AA24
, 5F140AA39
, 5F140AC32
, 5F140BA01
, 5F140BB06
, 5F140BE03
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BF43
, 5F140BF51
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG39
, 5F140BG44
, 5F140BG45
, 5F140BG49
, 5F140BG51
, 5F140BG53
, 5F140BJ01
, 5F140BJ23
, 5F140BK13
, 5F140BK27
, 5F140BK40
, 5F140CB01
, 5F140CB04
, 5F140CE07
引用特許:
前のページに戻る