半導体集積メモリーおよび半導体集積メモリーの製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人原謙三国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2006-540161
公開番号（公開出願番号）：特表2007-512691
出願日： 2004年11月25日
公開日（公表日）： 2007年05月17日
要約：

本発明は、2つの電極(10,20)間に配置された記憶媒体(6)を備えた半導体集積メモリー(1)に関する。上記記憶媒体(6)は、例えば相変化媒体であってもよい。記憶媒体(6)は、電流によって第1状態または第2状態に設定される。その結果、情報項目を記憶させることができる。本発明によれば、材料(4)からなる不純物粒子が注入された面(L)が設けられている。その結果、記憶媒体における電流密度が局部的に上昇し、プログラミングのために必要とされるプログラミング電流を低減できる。その結果、相変化媒体を含むメモリー素子の電流消費を低減できる。したがって、相変化媒体を含むメモリー素子を、トランジスタなどの他の部品と共に、最小構造寸法で実施することができ、単一の半導体回路に集積することができ、別個のサブ回路に配置する必要がなくなる。

請求項（抜粋）：

導電性の低い第1状態(A)と導電性の高い第2状態(B)との間で相変化する記憶媒体(6)を含む記憶層(S)を有するメモリーセル(2)を備えた半導体集積メモリー(1)であって、上記記憶媒体を流れる電流によって上記記憶媒体の状態を上記第1状態および上記第2状態にそれぞれ設定でき、上記記憶層(S)は、上記記憶媒体(6)とは異なる材料(4)が分散され、上記材料(4)同士の間に上記記憶媒体(6)が配置された層(L)を有しており、上記材料(4)の寸法は、リソグラフィーによって形成できる最小加工寸法よりも小さく、上記材料(4)は、電気絶縁層(15)がパターン化された領域に隣接して配置されていることを特徴とする半導体集積メモリー。

IPC (2件)：

H01L 27/105 , H01L 45/00

FI (2件)：

H01L27/10 448 , H01L45/00 A

Fターム (7件)：

5F083FZ10 , 5F083GA05 , 5F083GA09 , 5F083GA27 , 5F083MA06 , 5F083MA19 , 5F083PR06

引用特許：

審査官引用 (4件)

論理装置上の第2層位相変化メモリアレイ
公報種別：公表公報出願番号：特願平9-516747 出願人：エナージーコンバーションデバイセスインコーポレイテッド
記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法
公報種別：公開公報出願番号：特願2001-042055 出願人：大日本印刷株式会社
特開平4-045583

全件表示

前のページに戻る