特許
J-GLOBAL ID：200903041400660801
シリサイド及びLDD構造を有する半導体デバイスの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-276022
公開番号（公開出願番号）：特開平11-186545
出願日： 1998年09月29日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 遷移金属膜と基板シリコンの間の界面部分にある遷移金属物質(例えば、Co)とシリコン原子がシリサイド領域を形成する間に部分的に加速されないし遅延されないためボイドのないサリサイド領域を有するMOSトランジスタを製造する。【解決手段】 アクチブ領域上にバファ層を形成した後、高濃度領域17(ソース/ドレーン領域)を形成するためのイオン注入を行う段階と、露出されたシリコン11及びポリシリコンゲート13上に自己整列されたシリサイド領域(サリサイド領域)20を形成する段階とを含む。
請求項（抜粋）：
MOSトランジスタを製造する方法において、第1導電型の半導体基板上に順次的に形成されたゲート絶縁層とポリシリコンゲートとで構成されるゲートパターンを形成する段階と、前記ゲートパターンをマスクとして前記半導体基板に第2導電型の低濃度不純物イオンを注入して前記ゲートパターンの両側に低不純物濃度領域を形成する段階と、前記ゲートパターンを含んだ前記半導体基板上に絶縁層を堆積する段階と、ゲートパターンの両側壁上に側壁スペーサーを形成するとともに、前記半導体基板上に前記絶縁層の総厚のうち一部を残すように前記絶縁層を異方性エッチングして、前記ゲートパターンと前記側壁スペーサーとによりゲート構造物を形成する段階と、前記ゲート構造物をマスクとして使用して前記半導体基板に前記第2導電型の高濃度不純物イオンを注入して前記ゲート構造物の両側に高濃度領域を形成する段階と、前記絶縁層のうち、前記半導体基板上に一部残されていた絶縁層を除去して高濃度領域の上部表面を露出させ、前記低濃度及び高濃度領域はソース/ドレーンを構成するようにする段階と、前記ゲート構造物を含む前記半導体基板全面に遷移金属膜を形成する段階と、前記半導体基板を熱処理して、前記ポリシリコンゲートの上部表面上及び前記高濃度領域上に、前記ポリシリコンゲート及び前記高濃度領域と遷移金属膜との反応によるシリサイド膜を形成する段階とを含むことを特徴とするMOSトランジスタの製造方法。
IPC (2件)：
引用特許：
前のページに戻る
