半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：野口繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-325649
公開番号（公開出願番号）：特開2004-165182
出願日： 2002年11月08日
公開日（公表日）： 2004年06月10日
要約：

【課題】不揮発性メモリ素子が占める面積サイズを縮小し、かつ低電圧でのメモリ書換えができるようにする。【解決手段】不揮発性メモリは、半導体基板1上に形成された第1の絶縁膜3と、互いに間隔をもって形成された拡散領域7,9と、拡散領域7,9間の領域を含む半導体基板1上に形成されたメモリ用ゲート酸化膜19と、拡散領域からなる第1のコントロールゲート11と、第1のコントロールゲート11上に形成された第2の絶縁膜21と、メモリ用ゲート酸化膜19上、第1の絶縁膜3上及び第2の絶縁膜21上にわたって形成されたフローティングゲート23と、フローティングゲート23上に第3の絶縁膜25を介して配置され、かつ第1のコントロールゲート11と電気的に接続された第2のコントロールゲート25を備えている。【選択図】図1

請求項（抜粋）：

半導体基板上に形成された第1の絶縁膜と、前記半導体基板の表面側に互いに間隔をもって形成された2つの拡散領域と、前記2つの拡散領域間の領域を含む前記半導体基板上に前記2つの拡散領域上に一部重複して形成されたメモリ用ゲート酸化膜と、前記2つの拡散領域とは電気的に分離されて前記半導体基板の表面側に形成された拡散領域からなる第1のコントロールゲートと、前記第1のコントロールゲート上に形成された第2の絶縁膜と、前記メモリ用ゲート酸化膜上、前記第1の絶縁膜上及び前記第2の絶縁膜上にわたって形成されたポリシリコン膜からなるフローティングゲートと、前記フローティングゲート上に第3の絶縁膜を介して配置され、かつ前記第1のコントロールゲートと電気的に接続された第2のコントロールゲートにより構成される不揮発性メモリを備えたことを特徴とする半導体装置。

IPC (4件)：

H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (36件)：

5F083EP13 , 5F083EP27 , 5F083EP28 , 5F083EP33 , 5F083EP55 , 5F083EP75 , 5F083ER02 , 5F083ER03 , 5F083ER05 , 5F083ER14 , 5F083ER15 , 5F083GA05 , 5F083GA09 , 5F083LA21 , 5F083NA02 , 5F083PR43 , 5F083PR45 , 5F083PR49 , 5F083PR53 , 5F083PR54 , 5F083ZA07 , 5F101BA24 , 5F101BA29 , 5F101BA36 , 5F101BB03 , 5F101BB06 , 5F101BC02 , 5F101BC11 , 5F101BD02 , 5F101BD22 , 5F101BD31 , 5F101BD33 , 5F101BD37 , 5F101BE05 , 5F101BE07 , 5F101BH21

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平5-301139 出願人：ソニー株式会社
半導体デバイスの製造方法
公報種別：公開公報出願番号：特願平5-049316 出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン
特開平4-022175

全件表示

前のページに戻る