特許
J-GLOBAL ID:200903041481950973

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平9-059125
公開番号(公開出願番号):特開平10-256251
出願日: 1997年03月13日
公開日(公表日): 1998年09月25日
要約:
【要約】【課題】 エレクトロマイグレーション耐性の向上と製造コストの低減を図る。【解決手段】 半導体基板1上に絶縁層2を形成し、下地金属膜3,4を介して下層の銅配線パターン6を形成する。レジスト7を介して銅接続柱8を形成した後に、レジスト7および下地金属膜3,4を除去し、パターン6と接続柱8の表面にバリア被膜9を形成する。
請求項(抜粋):
半導体基板上に下地金属膜を形成する工程と、配線に対する反転レジストパターンを形成する工程と、電解または無電解めっきにより下層の銅配線パターンを形成する工程と、層間接続柱に対する反転レジストパターンを形成する工程と、電解または無電解めっきにより銅接続柱を形成する工程と、レジストを除去するとともに、下地金属膜を除去する工程と、電解または無電解めっきによりルテニウム、オスミウム、イリジウム、ロジウムのいずれかの金属膜を前記下層の銅配線パターンと銅接続柱の表面に選択的に形成する工程と、前記銅接続柱を介して前記下層の銅配線パターンに接続される上層の銅配線パターンを形成する工程と、この上層の配線パターンと前記下層の配線パターンとの間に絶縁層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/768
FI (3件):
H01L 21/88 R ,  H01L 21/28 301 ,  H01L 21/90 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る