特許

J-GLOBAL ID：200903041536078189

SOI半導体デバイス

発明者： 鈴木 弘明 ,  上田 公大
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-283968
公開番号（公開出願番号）：特開2000-114536
出願日： 1998年10月06日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 レイアウト形状の工夫により、トランジスタ端点部分でのリーク電流を軽減することができるように改良されたSOI半導体デバイスを提供することを主要な目的とする。【解決手段】 フィールド1上にゲート電極3が設けられている。ゲート電極3の端部は、フィールド酸化膜6上に設けられたコンタクト4の下敷きのための矩型領域部7を有する。フィールド1とフィールド酸化膜6との境界付近におけるゲート電極3aの幅は、チャネル領域の上におけるゲート電極3の幅よりも広くされている。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面に設けられ、チャネル領域が形成されるフィールドを他のフィールドから分離するフィールド酸化膜と、前記フィールド上に設けられ、その端部に、前記フィールド酸化膜上に設けられたコンタクト下敷きのための矩型領域部を、有するゲート電極と、を備え、前記フィールドと前記フィールド酸化膜との境界付近における前記ゲート電極の幅は、前記チャネル領域の上における前記ゲート電極の幅よりも広くされている、SOI半導体デバイス。

IPC (3件)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

H01L 29/78 621 ,  H01L 27/10 381

Fターム (12件)：

5F083BS00 ,  5F083BS15 ,  5F083GA06 ,  5F083HA02 ,  5F083NA08 ,  5F110AA06 ,  5F110BB03 ,  5F110BB07 ,  5F110BB20 ,  5F110EE09 ,  5F110EE29 ,  5F110NN62

引用特許：

審査官引用 (2件)

• SOI構造を有する半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-158536   出願人：三菱電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-087722   出願人：株式会社東芝