特許
J-GLOBAL ID：200903041683563823

パワーオンリセット回路

発明者：
佐々木 俊郎

佐々木 俊郎 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について

, 
株式会社 沖マイクロデザイン

株式会社 沖マイクロデザイン について


代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願2006-228958
公開番号（公開出願番号）：特開2008-054091
出願日： 2006年08月25日
公開日（公表日）： 2008年03月06日
要約：
【課題】電源電圧の変動や電源再投入時に、誤動作を生じないパワーオンリセット回路を提供する。【解決手段】電源投入時、リセット信号PORは“L”であるので、ノードN1の電圧V1は、抵抗11とキャパシタ13による積分回路で遅延して上昇する。これにより、リセット信号PORは遅延して“H”となり、この間にLSI内部の論理回路が初期状態に設定される。リセット信号PORが“H”になると、PMOS12,18によってノードN1とインバータ17は電源VDDから切り離される。一方、キャパシタ13はNMOS16によって放電され、ノードN2はNMOS19で接地電位GNDに保持される。従って、電源電圧VDDが変動してもリセット信号PORが“L”になることはない。また、電源が一旦遮断したときには、再投入によって確実にリセット信号PORが出力される。【選択図】図1
請求項（抜粋）：
電源と第1ノードの間に接続された抵抗素子と、前記第1ノードと接地電位の間に接続された容量素子と、前記第1ノードの電圧を反転させて第2ノードに出力する第1のインバータと、前記第2ノードの電圧を反転して電源投入時のリセット信号を出力する第2のインバータとを備えたパワーオンリセット回路において、 前記抵抗素子と前記第1ノードとの間に直列に接続され、前記リセット信号でリセット状態が指示されているときにオン状態となり、リセット状態が指示されていないときにはオフ状態となる第1のトランジスタと、 前記電源と前記第1のインバータの間に接続され、前記リセット信号でリセット状態が指示されているときに該第1のインバータに電源を供給し、リセット状態が指示されていないときには該第1のインバータへの電源供給を停止する第2のトランジスタと、 前記第1ノードと接地電位の間に接続され、前記リセット信号でリセット状態が指示されているときにオフ状態となり、リセット状態が指示されていないときにはオン状態となる第3のトランジスタと、 前記第2ノードと接地電位の間に接続され、前記リセット信号でリセット状態が指示されているときにオフ状態となり、リセット状態が指示されていないときにはオン状態となる第4のトランジスタとを、 設けたことを特徴とするパワーオンリセット回路。
IPC (3件)：
H03K 17/22 ,  H03K 19/003 ,  G06F 1/24
FI (3件)：
H03K17/22 E ,  H03K19/003 B ,  G06F1/00 350B
Fターム (21件)：
5B054BB01 ,  5B054CC05 ,  5B054DD15 ,  5J032AB02 ,  5J032AC14 ,  5J055AX39 ,  5J055AX60 ,  5J055BX42 ,  5J055CX27 ,  5J055DX22 ,  5J055DX72 ,  5J055DX83 ,  5J055EY01 ,  5J055EZ07 ,  5J055EZ25 ,  5J055FX05 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX04
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM