特許
J-GLOBAL ID：200903041742601017

配線基板

発明者：
由利 伸治

由利 伸治 について

, 
浦島 和浩

浦島 和浩 について

, 
佐藤 学

佐藤 学 について


出願人/特許権者：
日本特殊陶業株式会社

日本特殊陶業株式会社 について


代理人 (1件)： 渥美 久彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-237048
公開番号（公開出願番号）：特開2007-096291
出願日： 2006年08月31日
公開日（公表日）： 2007年04月12日
要約：
【課題】半導体集積回路素子の能力を最大限引き出すことができるため高機能化が図りやすく、製造が容易でコスト性や信頼性に優れた配線基板を提供すること。【解決手段】本発明の配線基板10におけるセラミックキャパシタ101は、キャパシタ機能部107及びキャパシタ機能部107よりも小容量の別系統用キャパシタ機能部162を有する。また、セラミックキャパシタ101は、コア主面12とキャパシタ主面102とを同じ側に向けた状態で基板コア11内に埋設される。ビルドアップ層31は、その表面39にプロセッサコア24,25及びI/O回路部を有する半導体集積回路素子21を搭載可能な半導体集積回路素子搭載領域23を有する。キャパシタ機能部107,108は、プロセッサコア24,25にそれぞれ電気的に接続可能である。別系統用キャパシタ機能部162はI/O回路部28,29に電気的に接続可能である。【選択図】 図1
請求項（抜粋）：
コア主面及びコア裏面を有する基板コアと、 キャパシタ主面及びキャパシタ裏面を有するとともに、セラミック誘電体層を介して第1内部電極層と第2内部電極層とが交互に積層配置された構造を持ち、キャパシタ機能部及び前記キャパシタ機能部よりも小容量の別系統用キャパシタ機能部を有し、前記コア主面と前記キャパシタ主面とを同じ側に向けた状態で前記基板コア内に埋設されたセラミックキャパシタと、 層間絶縁層及び導体層を前記コア主面及び前記キャパシタ主面の上にて交互に積層した構造を有し、その表面にプロセッサコア及びI/O回路部を有する半導体集積回路素子を搭載可能な半導体集積回路素子搭載領域が設定されたビルドアップ層と を備え、 前記キャパシタ機能部は前記プロセッサコアに電気的に接続可能であり、前記別系統用キャパシタ機能部は前記I/O回路部に電気的に接続可能であることを特徴とする配線基板。
IPC (2件)：
H05K 3/46 ,  H01L 23/12
FI (3件)：
H05K3/46 Q ,  H05K3/46 B ,  H01L23/12 B
Fターム (21件)：
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA60 ,  5E346BB01 ,  5E346BB16 ,  5E346CC02 ,  5E346CC08 ,  5E346CC31 ,  5E346DD02 ,  5E346DD22 ,  5E346DD33 ,  5E346EE31 ,  5E346FF04 ,  5E346FF45 ,  5E346GG17 ,  5E346GG22 ,  5E346GG25 ,  5E346GG40 ,  5E346HH01 ,  5E346HH33
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM