特許
J-GLOBAL ID：200903041756811502
高誘電体キャパシタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平8-301586
公開番号（公開出願番号）：特開平9-186299
出願日： 1996年11月13日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】 制作が容易で、優れた電気的特性を有する高誘電体キャパシタの製造方法を提供する。【解決手段】 本発明の高誘電体キャパシタは、(a) 半導体基板10上に第1導電膜、高誘電膜及び第2導電膜を順次に蒸着する段階と、(b) 前記第1導電膜、高誘電膜及び第2導電膜を順番に蝕刻してキャパシタ電極パターン32A、33Aおよび34Aを形成する段階と、(c) 前記結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、(d) 前記絶縁膜をエッチバックして前記キャパシタ電極パターン32A、33Aおよび34Aの両側面に絶縁膜スペーサ36aを形成する段階とを具備することを特徴とする。本発明による前記第1導電膜は耐酸化性物質から形成されることが望ましく、前記耐酸化性物質はPt,Ru,Ir,Pd のうち選択された何れか一つであることが望ましい。
請求項（抜粋）：
(a) 半導体基板上に第1導電膜、高誘電膜及び第2導電膜を順次に形成する段階と、(b) 前記第1導電膜、高誘電膜及び第2導電膜を順番に蝕刻してキャパシタ電極パターンを形成する段階と、(c) 前記結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、(d) 前記絶縁膜をエッチバックして前記キャパシタ電極パターンの両側面に絶縁膜スペーサを形成する段階とを具備することを特徴とする高誘電体キャパシタの製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 651
, H01L 27/04 C
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
