特許
J-GLOBAL ID：200903042034258279

半導体集積回路装置搭載用基板

発明者：
山下 剛司

山下 剛司 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願2000-329596
公開番号（公開出願番号）：特開2002-134644
出願日： 2000年10月27日
公開日（公表日）： 2002年05月10日
要約：
【要約】【課題】 絶縁性基板を有効に使用して、半導体集積回路装置を搭載した基板のコストを低減できるようにする。【解決手段】 複数の出力リード部6に対応する複数個の出力テスト端子8を1個のブロックとしたときに、このブロック内において出力リード部6の並びにおける両外方側の各1本の出力リード部6に対応する出力テスト端子8同士を一対とし、これら一対の試験用端子同士が互いに対向するように、出力リード部6から出力リード部6の並びにおける内方側へ延びるように形成され、かつ前記一対をなす出力テスト端子8が液晶ドライバLSIチップ1の搭載位置から相対的に遠い位置に形成されている。
請求項（抜粋）：
搭載される半導体集積回路装置の入力端子と出力端子との少なくとも一方が接続される複数のリード部が絶縁性基板上に形成され、これらリード部の各先端部に試験用端子が形成されている半導体集積回路装置搭載用基板において、前記リード部のうちの複数のリード部に対応する複数個の前記試験用端子を1個のブロックとしたときに、このブロック内において前記リード部の並びにおける両外方側の各1本のリード部に対応する試験用端子同士を一対とし、これら一対の試験用端子同士が互いに対向するように、前記リード部からリード部の並びにおける内方側へ延びるように形成され、かつ前記一対をなす試験用端子が半導体集積回路装置の搭載位置から相対的に遠い位置に形成されていることを特徴とする半導体集積回路装置搭載用基板。
IPC (5件)：
H01L 23/12 ,  G02F 1/1345 ,  H01L 21/60 311 ,  H04N 5/66 102 ,  H05K 1/11
FI (5件)：
G02F 1/1345 ,  H01L 21/60 311 W ,  H04N 5/66 102 A ,  H05K 1/11 Z ,  H01L 23/12 Q
Fターム (14件)：
2H092GA51 ,  2H092NA25 ,  2H092NA29 ,  5C058AA06 ,  5C058AB06 ,  5C058BA35 ,  5E317AA02 ,  5E317BB01 ,  5E317BB11 ,  5E317CD29 ,  5E317CD34 ,  5E317GG16 ,  5F044MM38 ,  5F044MM48
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM