特許
J-GLOBAL ID：200903042254652784
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-045210
公開番号（公開出願番号）：特開2000-243897
出願日： 1999年02月23日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】チップオンチップ構造の半導体素子を製造する場合、生産能率に優れ、かつ誤装着の少ない半導体装置の製造方法を提供する。【解決手段】重ね合わせる各半導体素子2a,2bをフレーム5の所定の位置に配列し、当該フレーム5を他の半導体素子1の上に配置して押さえることにより半導体素子同士を重ね合わせる。
請求項（抜粋）：
複数の半導体素子を重ねた構造を有する半導体装置であって、重ね合わせる各半導体素子を所定の位置に配列したフレームを有し、当該フレームは、前記半導体素子を当該フレーム面に接着していることを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
