特許
J-GLOBAL ID：200903042297357182

半導体装置の製造方法

発明者：
玉祖 秀人

玉祖 秀人 について

, 
原田 真

原田 真 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-287445
公開番号（公開出願番号）：特開2009-117527
出願日： 2007年11月05日
公開日（公表日）： 2009年05月28日
要約：
【課題】TaCをSiCのエッチングを行なうためのマスクの素材として採用可能とすることにより、製造工程を簡略化することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置であるMOSFETの製造方法は、SiC部材であるn型SiC層を準備する基板準備工程およびn型SiC層形成工程と、n型SiC層上にTaC膜を形成するTaC膜形成工程と、TaC膜をマスク形状に成形するTaCマスク形成工程と、マスク形状に成形されたTaC膜をマスクとして用いて、n型SiC層をエッチングするn型SiC層エッチング工程とを備えている。そして、n型SiCz層エッチング工程では、Fを含有するガスとOを含有するガスとを含む混合ガスを用いたドライエッチングによりn型SiC層がエッチングされる。【選択図】図2
請求項（抜粋）：
SiC部材を準備する工程と、 前記SiC部材上にTaC膜を形成する工程と、 前記TaC膜をマスク形状に成形する工程と、 マスク形状に成形された前記TaC膜をマスクとして用いて、前記SiC部材をエッチングする工程とを備え、 前記SiC部材をエッチングする工程では、Fを含有するガスとOを含有するガスとを含む混合ガスを用いたドライエッチングにより前記SiC部材がエッチングされる、半導体装置の製造方法。
IPC (4件)：
H01L 21/306 ,  H01L 29/78 ,  H01L 21/337 ,  H01L 29/808
FI (3件)：
H01L21/302 105A ,  H01L29/78 301B ,  H01L29/80 C
Fターム (37件)：
5F004AA02 ,  5F004AA04 ,  5F004CA02 ,  5F004DA01 ,  5F004DA16 ,  5F004DA18 ,  5F004DA26 ,  5F004DA30 ,  5F004DB00 ,  5F004DB12 ,  5F004DB19 ,  5F004EA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102HC01 ,  5F102HC02 ,  5F102HC15 ,  5F140AA40 ,  5F140AC21 ,  5F140BA02 ,  5F140BA16 ,  5F140BB12 ,  5F140BB15 ,  5F140BC13 ,  5F140BC15 ,  5F140BD05 ,  5F140BE07 ,  5F140BG27 ,  5F140BH27 ,  5F140BJ05 ,  5F140BK13 ,  5F140BK21 ,  5F140BK29 ,  5F140CA03
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM