特許
J-GLOBAL ID：200903042373460621
電源デカップリング回路生成システム及び電源デカップリング回路生成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願2000-012904
公開番号（公開出願番号）：特開2001-202400
出願日： 2000年01月21日
公開日（公表日）： 2001年07月27日
要約：
【要約】【課題】 LSI等の素子毎の電源デカップリング回路の生成を容易に行うことができるようにする。【解決手段】 キャパシタ部品ライブラリ5及び配線計算パラメータファイル6に保持されている電源デカップリング回路D1の生成条件に関わる情報に基づき、電源デカップリング回路生成部1により、電源プレーンへの高周波ノイズの流出防止の対象となる素子1A1の電源端子1A2に対して付加すべきデカップリングキャパシタ1C1,1C2とインダクタンスに相当する電源配線1B1のπ型ローパスフィルタ構成をとる電源デカップリング回路D1を自動生成することで、電源デカップリング回路D1の生成のための計算を不要とするようにする。
請求項（抜粋）：
電源プレーンへの高周波ノイズの流出防止の対象となる素子の電源端子に対して付加すべき第1及び第2のデカップリングキャパシタとインダクタンスに相当する電源配線のπ型ローパスフィルタ構成をとる電源デカップリング回路を生成する電源デカップリング回路生成部と、前記電源デカップリング回路の生成条件に関わる情報を保持する情報保持手段とを備え、前記電源デカップリング回路生成手段は、前記素子の電源端子に対して付加すべき電源デカップリング回路を、前記情報保持手段の情報に基づいて自動生成することを特徴とする電源デカップリング回路生成システム。
IPC (4件)：
G06F 17/50
, H03H 7/01
, H05K 1/02
, H05K 3/00
H03H 7/01 Z
, H05K 1/02
, H05K 3/00 D
, G06F 15/60 658 V
, G06F 15/60 658 A
5B046AA08
, 5B046BA04
, 5B046JA01
, 5B046KA06
, 5E338AA00
, 5E338BB75
, 5E338EE13
, 5E338EE60
, 5J024AA01
, 5J024BA01
, 5J024DA01
, 5J024DA25
, 5J024EA01
, 5J024EA08
