特許

J-GLOBAL ID：200903042437288631

半導体装置およびその製造方法

発明者： 森 克己
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-252729
公開番号（公開出願番号）：特開2003-068734
出願日： 2001年08月23日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】 例えば0.13μm世代以下のデザインルールであっても、隣接する配線層間の埋め込み性に優れた層間絶縁層を有する半導体装置、およびその製造方法を提供する。【解決手段】 半導体装置100は、基体10上に所定のパターンで配置された配線層12と、基体10上に所定のパターンで配置された応力緩和層22と、配線層12および応力緩和層22を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層26と、を有する。層間絶縁層20は、さらに、ベース絶縁層24およびキャップ絶縁層28を有することができる。

請求項（抜粋）：

基体上に所定のパターンで配置された配線層と、前記基体上に所定のパターンで配置され、前記配線層と同じ材質を有する応力緩和層と、前記配線層および前記応力緩和層を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層を少なくとも有する層間絶縁層と、を含む半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/768

FI (2件)：

H01L 21/88 S ,  H01L 21/90 J

Fターム (19件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR09 ,  5F033RR25 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS11 ,  5F033SS12 ,  5F033SS13 ,  5F033SS15 ,  5F033SS22 ,  5F033VV01 ,  5F033XX17 ,  5F033XX19

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-061014   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-296552   出願人：日本電気株式会社