特許
J-GLOBAL ID：200903071105594283

半導体装置

発明者：
浦 憲司

浦 憲司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-296552
公開番号（公開出願番号）：特開平9-139384
出願日： 1995年11月15日
公開日（公表日）： 1997年05月27日
要約：
【要約】【課題】 配線パターンを覆う絶縁膜が複数の異なる絶縁膜で形成されると、熱処理時に絶縁膜間の収縮率の相違によって応力が発生し、特に配線パターンが繰り返し配設されている領域の端部において配線パターンがシフトされ、電気的なショートが生じることがある。【解決手段】 繰り返し配設領域の端部の外側に、配線パターン6A〜6Cと同層にダミーパターン6D,6Eを配設する。繰り返し領域の端部の配線パターン6Cが、ダミーパターンによって端部の状態ではなくなり、シリコン酸化膜7とTEOSBPSG膜8との熱収縮率の差によって生じる応力が配線パターン6C等に加わることが緩和され、配線パターン6Cのシフトが防止され、電気的なショートが防止される。
請求項（抜粋）：
半導体基板上に複数本の配線パターンが繰り返し配列され、かつこれら配線パターンが複数の絶縁膜で被覆されてなる半導体装置において、前記配線パターンの繰り返し領域の端部に隣接する領域に、前記配線パターンと同層のダミーパターンを備えることを特徴とする半導体装置。
IPC (5件)：
H01L 21/3205 ,  H01L 21/82 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (6件)：
H01L 21/88 S ,  H01L 21/82 F ,  H01L 21/82 R ,  H01L 21/88 B ,  H01L 21/90 B ,  H01L 27/04 D
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM