特許
J-GLOBAL ID：200903042485385622
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-272612
公開番号（公開出願番号）：特開平11-317453
出願日： 1998年09月09日
公開日（公表日）： 1999年11月16日
要約：
【要約】 (修正有)【課題】 ビアホール内の導電物質としてアルミニウム合金を用い、ボイドや断線などの発生がなく、ステップカバレッジが優れたコンタクト構造を有する半導体装置の製造方法。【解決手段】 第2層以上の配線領域の少なくとも1層は、基体の上に形成された第2の層間絶縁膜I2(層間絶縁膜I260)にビアホール62を形成し、減圧下において、300〜550°Cで熱処理することにより、層間絶縁膜I2に含まれるガス化成分を除去し、層間絶縁膜I2およびビアホール62の表面にウェッテング層63を形成し、100°C以下に冷却し、ウェッテング層63の上に、200°C以下の温度で、第1のアルミニウム膜64を形成する。この上に、300°C以上の温度で、第2のアルミニウム膜65を形成する。
請求項（抜粋）：
素子を含む半導体基板および多層の配線領域を有する半導体装置であって、第2層以上の配線領域の少なくとも1層は、熱処理によってガス化成分が除去された層間絶縁膜、前記層間絶縁膜に形成されたビアホール、前記層間絶縁膜および前記ビアホールの表面に形成されたウェッテング層、および、前記ウェッテング層の上に形成された、アルミニウムあるいはアルミニウムを主成分とする合金からなるアルミニウム膜、を含むことを特徴とする半導体装置。
IPC (2件)：
H01L 21/768
, H01L 21/203
H01L 21/90 C
, H01L 21/203 S
