半導体記憶装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-260537
公開番号（公開出願番号）：特開2000-200838
出願日： 1999年09月14日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 CMOSを有する半導体記憶装置において配線密度を高め微細化を達成することができる半導体記憶装置およびその製造方法を提供する。【解決手段】半導体記憶装置(SRAM)は、2つの負荷トランジスタQ1,Q2、2つの駆動トランジスタQ3,Q4および2つの転送トランジスタQ5,Q6を含むメモリセルを含む。SRAMセルは、トランジスタQ1〜Q6が形成された半導体基板10、半導体基板10の上に形成された第1層目の層間絶縁層110、第1層目の層間絶縁層110に形成された第1層目のコンタクト部C1〜C10、および第1層目の層間絶縁層110の上に形成された第1層目の配線層(ノード配線層70A,70B、パッド層100P1〜100P6)を含む。第1層目のコンタクト部および第1層目の配線層は、高融点金属からなる金属層712および高融点金属の窒化物層714を有する。

請求項（抜粋）：

2つの負荷トランジスタ、2つの駆動トランジスタおよび2つの転送トランジスタを含むメモリセルを含む半導体記憶装置であって、トランジスタが形成された半導体基板、前記半導体基板の上に形成された第1層目の層間絶縁層、前記第1層目の層間絶縁層に形成された複数の第1層目のコンタクト部、および前記第1層目の層間絶縁層の上に形成された第1層目の配線層、を含み、前記第1層目のコンタクト部および前記第1層目の配線層は、高融点金属からなる金属層および高融点金属の窒化物層を含む、半導体記憶装置。

IPC (3件)：

H01L 21/8244 , H01L 27/11 , H01L 21/28 301

FI (2件)：

H01L 27/10 381 , H01L 21/28 301 R

引用特許：

審査官引用 (4件)

半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-209796 出願人：ソニー株式会社
金属配線およびその形成方法
公報種別：公開公報出願番号：特願平6-053571 出願人：川崎製鉄株式会社
半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平8-337353 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

全件表示

前のページに戻る