特許
J-GLOBAL ID：200903042675658315
非揮発性メモリ素子のメモリセルの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
北村 修一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-307141
公開番号（公開出願番号）：特開2001-135738
出願日： 2000年10月06日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】 単位メモリセルの大きさを減少させ得る非揮発性メモリ素子のメモリセルの製造方法を提供することである。【解決手段】 半導体基板500上にフローティングゲート絶縁膜503及びフローティングゲート電極用導電膜を順次形成する段階と、前記膜503、及び半導体基板500の一定厚さを部分的に順次食刻してトレンチを形成する段階と、前記トレンチが全て埋もれるように、結果物上に分離膜形成用絶縁膜を形成する段階と、前記フローティングゲート電極用導電膜503が露出されるまで、前記分離膜形成用絶縁膜をエッチバックすることで、前記フローティングゲート電極用導電膜と同一の高さを有する素子分離膜508を形成する段階を含む。
請求項（抜粋）：
半導体基板上にフローティングゲート絶縁膜及びフローティングゲート電極用導電膜を順次形成する段階と、前記膜及び半導体基板の一定厚さを部分的に順次食刻してトレンチを形成する段階と、前記トレンチが全て埋もれるように、結果物上に分離膜形成用絶縁膜を形成する段階と、前記フローティングゲート電極用導電膜が露出されるまで、前記分離膜形成用絶縁膜をエッチバックすることで、前記フローティングゲート電極用導電膜と同一の高さを有する素子分離膜を形成する段階と、前記フローティングゲート電極用導電膜及び素子分離膜上にコントロールゲート絶縁膜とコントロールゲート電極用導電膜を順次形成する段階と、前記コントロールゲート電極用導電膜、コントロールゲート絶縁膜、フローティングゲート電極用導電膜及びフローティングゲート絶縁膜を食刻して積層構造を有するフローティングゲート電極及びコントロールゲート電極を形成する段階とを含むことを特徴とする非揮発性メモリ素子のメモリセルの製造方法。
IPC (4件)：
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
