特許
J-GLOBAL ID：200903055294707322

半導体不揮発性記憶装置の製造方法

発明者：
山中 英俊

山中 英俊 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-338926
公開番号（公開出願番号）：特開平11-177066
出願日： 1997年12月09日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】コントロールゲートとフローティングゲートの容量結合比を大きくとることが可能な半導体不揮発性記憶装置の製造方法を提供する。【解決手段】チャネル形成領域を有する半導体基板10上にゲート絶縁膜20を形成し、ゲート絶縁膜20の上層にフローティングゲート30を形成し、フローティングゲート30で挟まれた領域において半導体基板10に素子分離用溝Tを形成する。次に、素子分離用溝Tの表面およびフローティングゲート30の表面を被覆する第1中間絶縁膜21aを形成する。次に、素子分離用溝Tを絶縁体で埋め込んで素子分離絶縁膜22aを形成し、フローティングゲート30の側面の一部および上面の上層部分の第1中間絶縁膜21aの上層に第2中間絶縁膜21bを形成し、第2中間絶縁膜21bの上層にコントロールゲート31を形成する。
請求項（抜粋）：
チャネル形成領域を有する半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上層にフローティングゲートを形成する工程と、前記フローティングゲートで挟まれた領域において前記半導体基板に素子分離用溝を形成する工程と、前記素子分離用溝の表面および前記フローティングゲートの表面を被覆する第1中間絶縁膜を形成する工程と、前記素子分離用溝を絶縁体で埋め込んで素子分離絶縁膜を形成する工程と、前記フローティングゲートの側面の一部および上面の上層部分の前記第1中間絶縁膜の上層に第2中間絶縁膜を形成する工程と、前記第2中間絶縁膜の上層にコントロールゲートを形成する工程とを有する半導体不揮発性記憶装置の製造方法。
IPC (5件)：
H01L 27/115 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 434 ,  H01L 21/76 L ,  H01L 29/78 371
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM