特許
J-GLOBAL ID：200903042844756135
半導体パッケージ、その製造方法、および、これに使用するリードフレーム
発明者：
出願人/特許権者：
代理人 (2件)：
志賀 正武
, 渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2004-096292
公開番号（公開出願番号）：特開2004-319996
出願日： 2004年03月29日
公開日（公表日）： 2004年11月11日
要約：
【課題】 半導体チップを備えた半導体パッケージに使用するリードフレームにおいて、半導体パッケージと回路基板との電気的な接続の信頼性向上を図ることができるようにする。【解決手段】 半導体チップ3を配置するためのステージ部5と、その周囲に配される複数のリード7と、これらリード7を連結するリード連結部9とを有する金属製薄板からなるリードフレームであって、前記リード7には、リードフレームの厚さ方向に貫通する貫通孔17が形成され、前記各リード7を電気的に独立させるための切断線Aが、前記貫通孔17を通過することを特徴とするリードフレームを提供する。【選択図】 図2
請求項（抜粋）：
半導体チップを配置するためのステージ部と、その周囲に配される複数のリードと、これらリードを連結するリード連結部とを有する金属製薄板からなるリードフレームであって、
前記リードもしくはリード連結部には、リードフレームの厚さ方向に貫通する貫通孔が形成され、前記各リードを電気的に独立させるための切断線が、前記貫通孔を通過することを特徴とするリードフレーム。
IPC (1件)：
FI (2件)：
H01L23/50 N
, H01L23/50 B
5F067AA01
, 5F067AA13
, 5F067AB03
, 5F067AB04
, 5F067BA08
, 5F067BC07
, 5F067BC13
, 5F067DB00
出願人引用 (1件)
審査官引用 (11件)
全件表示
前のページに戻る
