特許
J-GLOBAL ID:200903042919283491

不揮発性半導体記憶装置およびその製造方法ならびにその動作方法

発明者:
出願人/特許権者:
代理人 (1件): 机 昌彦 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-155716
公開番号(公開出願番号):特開2003-347437
出願日: 2002年05月29日
公開日(公表日): 2003年12月05日
要約:
【要約】【課題】不揮発性半導体記憶装置の情報電荷の保持特性を向上させると共に、その動作の低電圧化および高速化を容易にする。【解決手段】シリコン基板1上に第1拡散層2、第2拡散層3、第3拡散層4等でもって不揮発性半導体記憶装置のメモリセルのビット線が形成され、第1絶縁膜5、孤立物質体6、第2絶縁膜7でもって情報電荷の書き込み・消去の領域が形成され、上記第2絶縁膜7を被覆するゲート電極8が形成される。そして、第1拡散層2、第2拡散層3、第3拡散層4上に拡散層上絶縁膜9が形成され、拡散層上絶縁膜9上にワード線10が配設され、ワード線10は上記ゲート電極8に接続される。
請求項(抜粋):
半導体基板表面に第1の拡散層と第2の拡散層がゲート電極を挟んで形成されその間がチャネル領域とされ、前記チャネル領域の前記半導体基板表面上に順に第1の絶縁層、孤立物質体、第2の絶縁層が積層して形成されていることを特徴とする不揮発性半導体記憶装置。
IPC (5件):
H01L 21/8247 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
H01L 29/78 371 ,  H01L 27/10 434 ,  G11C 17/00 621 Z
Fターム (48件):
5B025AA01 ,  5B025AC04 ,  5B025AE07 ,  5B025AE08 ,  5B025AF04 ,  5F083EP03 ,  5F083EP18 ,  5F083EP23 ,  5F083EP24 ,  5F083EP28 ,  5F083EP35 ,  5F083EP48 ,  5F083EP65 ,  5F083EP70 ,  5F083ER02 ,  5F083ER09 ,  5F083ER11 ,  5F083ER22 ,  5F083ER30 ,  5F083GA01 ,  5F083GA05 ,  5F083GA21 ,  5F083JA04 ,  5F083JA06 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083JA60 ,  5F083KA08 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA21 ,  5F101BA01 ,  5F101BA45 ,  5F101BA54 ,  5F101BB03 ,  5F101BB05 ,  5F101BC11 ,  5F101BD14 ,  5F101BD22 ,  5F101BD36 ,  5F101BD37 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BF03 ,  5F101BF05
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る