特許

J-GLOBAL ID：200903043083344446

半導体記憶装置

発明者： 西巻 秀克
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-205722
公開番号（公開出願番号）：特開平10-050094
出願日： 1996年08月05日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 回路設計が容易な冗長用のメモリセルを備えた半導体記憶装置を得る。【解決手段】 4つのメモリセル列MCを含むメモリセルブロックBL2〜BL5と4つのメモリセル列MCを含む冗長用のメモリセルブロックBL1及びBL6を設ける。これらのメモリセルブロック毎に、メモリセルブロックに含まれる4つのメモリセルを制御するメモリセル制御回路L1〜L6を設ける。メモリセル制御回路L1〜L6のうち、4つのメモリセル制御回路を選択して制御する。以上の構成により、3つ以上の冗長用のメモリセルを設けても、メモリセルブロック選択制御部の設計が容易になる。

請求項（抜粋）：

各々が複数かつ同数のメモリセルを含む複数の第1のメモリセルブロックと、前記複数かつ同数のメモリセルを含む冗長用に設けられた第2のメモリセルブロックと、前記複数の第1のメモリセルブロック,前記第2のメモリセルブロック毎に設けられ、対応するメモリセルブロックに含まれる前記複数のメモリセルをアドレス信号に基づき選択制御する複数の第1の制御部と、前記複数の第1の制御部のうち、前記複数の第1のメモリセルブロックと同数の前記第1の制御部を選択的に制御対象とし、この制御対象とされる前記第1の制御部を前記アドレス信号に基づき選択制御する第2の制御部と、を備えた半導体記憶装置。

IPC (2件)：

G11C 29/00 301 ,  G11C 11/413

FI (2件)：

G11C 29/00 301 B ,  G11C 11/34 341 D

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-305284   出願人：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
• 冗長回路
  公報種別：公開公報   出願番号：特願平6-139757   出願人：富士通株式会社
• 特開平3-008200
  
• 特開平3-008200