特許
J-GLOBAL ID:200903043102380408

半導体装置とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高田 幸彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-197841
公開番号(公開出願番号):特開2003-017686
出願日: 2001年06月29日
公開日(公表日): 2003年01月17日
要約:
【要約】【課題】本発明の目的は、ゲート絶縁膜にAl2O3及びLn2O3を用いた場合の膜中に発生する負の固定電荷を補償して、フラットバンド電圧のシフトを抑えた半導体装置とその製造法を提供することにある。【解決手段】本発明は、シリコン単結晶基板上にゲート絶縁膜を有する半導体装置において、前記ゲート絶縁膜は、A1-xBxOy(x=0.01〜0.3、y=1.5〜3.0、AはIII族金属、BはV族金属及びVI金属の少なくとも一方)の組成を有すること、又、酸化シリコン及び窒化シリコンの1種以上からなる層と、A1-xBxOy(x=0.01〜0.3、y=1.5〜3.0、AはIII族金属、BはV族金属及びVI金属の1種以上)の組成を有する層との多層からなることを特徴とする。
請求項(抜粋):
シリコン単結晶基板上にゲート絶縁膜を有する半導体装置において、前記ゲート絶縁膜は、A1-xBxOy(x=0.01〜0.3、y=1.5〜3.0、AはIII族金属、BはV族金属及びVI族金属の1種以上)の組成を有することを特徴とする半導体装置。
IPC (3件):
H01L 29/78 ,  C23C 16/40 ,  H01L 21/316
FI (3件):
C23C 16/40 ,  H01L 21/316 X ,  H01L 29/78 301 G
Fターム (51件):
4K030AA11 ,  4K030AA14 ,  4K030AA16 ,  4K030BA42 ,  4K030CA04 ,  4K030FA10 ,  4K030LA15 ,  5F058BA01 ,  5F058BA11 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BF04 ,  5F058BF27 ,  5F058BF29 ,  5F058BJ01 ,  5F140AA00 ,  5F140AA06 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD13 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BG38 ,  5F140BG43 ,  5F140BG44 ,  5F140BH21 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK21 ,  5F140BK25 ,  5F140BK30 ,  5F140BK38 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CE05
引用特許:
審査官引用 (2件)

前のページに戻る