特許
J-GLOBAL ID：200903012671508738
高誘電率ゲート絶縁体を有するULSIMOS
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-557496
公開番号（公開出願番号）：特表2002-519865
出願日： 1999年06月21日
公開日（公表日）： 2002年07月02日
要約：
【要約】第1導電型の半導体基板上に形成されたMOSトランジスタ及び製造方法が提供される。そのデバイスは、(a)基板上に形成された境界層、(b)境界層を被覆し、境界層と基板とを分離する高誘電率層であって、Ta2O5、Ta2(O1-xNx)5{xは、0から0.6の範囲である。}、(Ta2O5)r-(TiO2)1-r固溶体{rは、約0.9から1の範囲である。}、(Ta2O5)s-(Al2O3)1-s固溶体{sは、0.9から1の範囲である。}、(Ta2O5)t-(ZrO2)1-t固溶体{tは、約0.9から1の範囲である。}、(Ta2O5)u-(HfO2)1-u固溶体{uは、約0.9から1の範囲である。}、若しくは、これらの混合体、の中から選択された材料からなる高誘電率層、(c)高誘電率層を覆う0.3ミクロンより小さい幅を有するゲート電極、(d)基板表面の対応する領域上に堆積され、第2導電型の第1及び第2の低濃度ドープ領域、(d)ゲート電極に隣接して高誘電率層上に形成された一対のスペーサ、を含む。高誘電率層は、高密度化され得る。ゲート酸化材料は、従来のデバイスにおける漏れ電流を減少し、又は、除去して、MOSデバイスの性能を顕著に向上する。
請求項（抜粋）：
0.3ミクロンより小さいゲート幅を有するMOSデバイスの製造方法であって、 (a) 第1導電型の半導体基板上に、境界層を形成する工程と、 (b) 前記境界層上に、 Ta2O5、Ta2(O1-xNx)5{xは、0から0.6の範囲である。}、(Ta2O5)r-(TiO2)1-r固溶体{rは、約0.9から1の範囲である。}、(Ta2O5)s-(Al2O3)1-s固溶体{sは、0.9から1の範囲である。}、(Ta2O5)t-(ZrO2)1-t固溶体{tは、約0.9から1の範囲である。}、(Ta2O5)u-(HfO2)1-u固溶体{uは、約0.9から1の範囲である。}、若しくは、これらの混合体、の中から選択された材料からなる高誘電率層を形成する工程と、 前記境界層は、前記基板から前記高誘電率層を分離し、 (c) 前記高誘電率層上に、導電材料の層を堆積する工程と、 (d) ゲート電極を形成し、前記高誘電率層の一部を露出させるために、前記導電材料の層の一部を選択的に除去する工程と、 (e) 第2導電型のソース領域及びドレイン領域を形成するために、前記高誘電率層の露出した前記部分を通って前記基板に、不純物イオンを打ち込む工程と、 (f) 前記ゲート電極に隣接し、前記第2導電型のソース領域及びドレイン領域の一部を覆う第1のスペーサを形成する工程と、 (g) 前記高誘電率層の露出した前記部分を除去する工程と、 (h) 前記ソース領域及びドレイン領域に、第2の不純物イオンを打ち込む工程と、 (i) 絶縁材料の層を、前記デバイスの表面を覆うように堆積する工程と、 (j) 任意に、前記絶縁材料の表面を平坦化する工程と、 (k) 前記ソース及びドレインの領域に連結するコンタクト穴を前記絶縁材料に形成するために、前記絶縁材料の一部を除去する工程と、 (l) 前記コンタクト穴をコンタクト材料で満たす工程と、を含む製造方法。
Fターム (33件)：
5F140AA24
, 5F140BA01
, 5F140BD01
, 5F140BD02
, 5F140BD05
, 5F140BD07
, 5F140BD11
, 5F140BD12
, 5F140BE07
, 5F140BE08
, 5F140BE09
, 5F140BE10
, 5F140BE17
, 5F140BE19
, 5F140BF10
, 5F140BF11
, 5F140BF14
, 5F140BF17
, 5F140BG09
, 5F140BG13
, 5F140BG14
, 5F140BG37
, 5F140BG51
, 5F140BG53
, 5F140BH15
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK30
, 5F140BK34
, 5F140BK39
, 5F140CC05
, 5F140CE07
