ブロックアドレス切替機能を有するメモリ回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-234664
公開番号（公開出願番号）：特開2003-045196
出願日： 2001年08月02日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】チップ内のメモリセル領域を有効に使用して,不良メモリセルを救済する。また,不良メモリセルを救済しても,外部からアドレスをシーケンシャルに変化させてアクセス可能にする。【解決手段】不良セル救済可能なメモリ回路において,複数のメモリセルをそれぞれ有する複数のメモリブロックMBと,不良セルを有する不良メモリブロックのブロックアドレスを記憶する領域16と,アクセス対象のブロックアドレスと不良メモリブロックのブロックアドレスとを比較して不良メモリブロックへのアクセスを検出する比較回路とを有する。そして,比較回路が不良メモリブロックへのアクセスを検出した時,当該不良メモリブロックが複数のメモリブロックのうち最上位アドレス(または最下位アドレス)のメモリブロックに置き替えられることを特徴とする。複数の不良メモリブロックが存在する場合は,最上位ビット(または最下位ビット)から順番にメモリブロックが切替メモリブロックとして置き換えられる。

請求項（抜粋）：

不良セル救済可能なメモリ回路において,複数のメモリセルをそれぞれ有する複数のメモリブロックと,不良セルを有する不良メモリブロックのブロックアドレスを記憶する不良ブロックアドレス記憶領域と,アクセス対象のブロックアドレスと前記不良ブロックアドレスとを比較して不良メモリブロックへのアクセスを検出する比較回路とを有し,前記比較回路が前記不良メモリブロックへのアクセスを検出した時,当該不良メモリブロックが前記複数のメモリブロックのうち最上位アドレス(または最下位アドレス)のメモリブロックに切り替えられることを特徴とするメモリ回路。

IPC (3件)：

G11C 29/00 605 , G06F 12/16 310 , G11C 16/06

FI (3件)：

G11C 29/00 605 C , G06F 12/16 310 P , G11C 17/00 639 Z

Fターム (11件)：

5B018GA04 , 5B018HA21 , 5B018NA06 , 5B018QA13 , 5B025AD01 , 5B025AD13 , 5B025AE00 , 5L106AA10 , 5L106CC09 , 5L106CC16 , 5L106CC22

引用特許：

審査官引用 (4件)

半導体記憶装置
公報種別：公開公報出願番号：特願平8-171229 出願人：三菱電機株式会社
半導体メモリ装置
公報種別：公開公報出願番号：特願平9-274856 出願人：三星電子株式会社
不揮発性半導体メモリおよびそれを使用した半導体ディスク装置
公報種別：公開公報出願番号：特願平5-153382 出願人：株式会社東芝

全件表示

前のページに戻る