特許

J-GLOBAL ID：200903043339564139

半導体基板の作製方法

発明者： 下津佐 峰生
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平5-163870
公開番号（公開出願番号）：特開平6-350063
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 膜厚分布の良好な基板を生産性良く提供するとともに、単結晶Siと絶縁物層(I層)との貼り合わせをより確実で高品質なものとすることにより、界面準位を低減させ、なおかつ微少なボイドの発生率を抑制する貼り合わせ法によるSOI基板の作製方法を提供することにある。【構成】 少なくとも一方が酸化膜103を有するSi基板である2枚の基板101〜103と110を、前記酸化膜を介して密着させ、熱処理を施して該密着界面の結合を強固なものとする工程を有する半導体基板の作製方法において、前記密着させる前に、Siとの結合が水素よりも強い不純物107を、前記酸化膜103に導入しておくことを特徴とし、また、前記貼り合わせた基板の前記多孔質部分101を選択的にエッチング除去することを特徴とする半導体基板の作製方法である。

請求項（抜粋）：

少なくとも一方が酸化膜を有するSi基板である2枚の基板を前記酸化膜を介して密着させ、熱処理を施して該密着界面の結合を強固なものとする工程を有する半導体基板の作製方法において、前記密着させる前に、Siとの結合が水素よりも強い不純物を、前記酸化膜に導入しておくことを特徴とする半導体基板の作製方法。

IPC (2件)：

H01L 27/12 ,  H01L 21/02

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-207736   出願人：富士通株式会社
• SOIウエハおよびその製造方法
  公報種別：公開公報   出願番号：特願平3-212200   出願人：富士通株式会社
• 特開平4-346418
  
• 特開平4-137625