特許
J-GLOBAL ID：200903043765124219
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-252529
公開番号（公開出願番号）：特開2003-069049
出願日： 2001年08月23日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】 単純な作製プロセスで、高性能の素子特性を実現することができるように改良された半導体素子を提供することを主要な目的とする。【解決手段】 半導体領域2の上に金属電極12が設けられている。半導体領域2の上であって、かつ少なくとも金属電極12の周囲に、厚さが10nm未満であり、かつ抵抗率が100Ω・cm以上である抵抗層3が設けられている。この発明によれば、動作領域となる半導体領域2を高純度のエピタキシャル成長層である抵抗層3で覆うことにより、欠陥、準位の発生を防止し、半導体領域2から予測される装置特性を実現することが可能となる。
請求項（抜粋）：
金属・半導体接合を有する半導体装置であって、半導体領域と、前記半導体領域の上に設けられた金属電極と、前記半導体領域の上であって、かつ少なくとも前記金属電極の周囲に設けられ、厚さが10nm未満であり、かつ抵抗率が100Ω・cm以上である抵抗層と、を備えた半導体装置。
FI (3件)：
H01L 29/48 E
, H01L 29/48 H
, H01L 29/48 D
4M104AA03
, 4M104AA04
, 4M104AA05
, 4M104BB36
, 4M104CC03
, 4M104DD37
, 4M104GG03
, 4M104GG12
, 4M104HH17
, 4M104HH18
