特許
J-GLOBAL ID：200903043815208923

半導体集積回路装置および画像記憶処理システム

発明者：
河合 浩行

河合 浩行 について

, 
井上 喜嗣

井上 喜嗣 について

, 
中村 尚

中村 尚 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2004-316622
公開番号（公開出願番号）：特開2005-141897
出願日： 2004年10月29日
公開日（公表日）： 2005年06月02日
要約：
【課題】 種々のグラフィックス処理を高速に行なうことができるようにする。【解決手段】 DRAM11、キャッシュメモリ12、画素処理ユニット13、比較ユニット14およびシリアルアクセスメモリ15をすべて1枚の半導体基板上に形成してワンチップ化する。DRAM11からキャッシュメモリ12への256ビットのデータを一度に転送する。画素処理ユニット13においては、α-ブレンド処理、ラスタオペレーションなどを行ない、比較ユニット14においてはZコンペア処理などを行なう。【選択図】 図1
請求項（抜粋）：
半導体基板と、 前記半導体基板上に形成されかつ複数のデータを記憶する第1の記憶手段と、 前記半導体基板上に形成されかつ複数のデータを記憶する第2の記憶手段と、 前記半導体基板上に形成され前記第1および第2の記憶手段の間でデータを相互に転送する第1の転送手段と、 前記半導体基板上に形成されかつ前記第2の記憶手段から転送された第1のデータと外部から転送された第2のデータとを演算する画像演算手段と、 前記半導体基板上に形成されかつ前記第2の記憶手段から前記画像演算手段へ前記第1のデータを転送する第2の転送手段と、 前記半導体基板上に形成されかつ外部から前記画像演算手段へ前記第2のデータを転送する第3の転送手段と、 前記半導体基板上に形成されかつ前記画像演算手段からの結果データを前記第2の記憶手段へ転送する第4の転送手段とを備える、半導体集積回路装置。
IPC (4件)：
G11C11/401 ,  G06F12/00 ,  G09G5/00 ,  G09G5/377
FI (8件)：
G11C11/34 371H ,  G06F12/00 550K ,  G06F12/00 580 ,  G09G5/00 550M ,  G09G5/36 520M ,  G09G5/00 555J ,  G11C11/34 362G ,  G11C11/34 371Z
Fターム (23件)：
5B060CA17 ,  5B060GA01 ,  5C082BA12 ,  5C082BB22 ,  5C082CA56 ,  5C082CA81 ,  5C082DA22 ,  5C082DA42 ,  5C082DA63 ,  5C082DA86 ,  5C082DA89 ,  5C082EA08 ,  5C082MM02 ,  5C082MM04 ,  5M024AA50 ,  5M024AA90 ,  5M024KK24 ,  5M024KK26 ,  5M024KK32 ,  5M024LL01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM