特許

J-GLOBAL ID：200903043923204900

不揮発性メモリ及びその製造方法

発明者： 築地 優
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-066792
公開番号（公開出願番号）：特開2000-260890
出願日： 1999年03月12日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】埋込拡散層を用いた不揮発性メモリのソース・ドレインの電気抵抗を下げるためのシリサイド化を行うに際し、浮遊ゲート上層のゲート絶縁膜の膜厚を均一に形成することができる不揮発性メモリ及びその製造方法の提供。【解決手段】P型半導体基板上に第1のゲート絶縁膜(図3の3)と浮遊ゲート(図3の4)と第2のゲート絶縁膜(図3の5)と制御ゲート下層膜(図3の6)とシリコン酸化膜(図3の33)とをこの順に積層し、所定の形状にパターニング後、該積層膜の側面にサイドウォール(図3の11)を形成し、積層膜及びサイドウォールに対して自己整合的に形成したソース/ドレインの表面にシリサイド層形成後にシリコン酸化膜を除去することにより、シリサイド化工程による浮遊ゲート及び第2のゲート絶縁膜の損傷を防止する。

請求項（抜粋）：

基板上に第1のゲート絶縁膜を介して形成された浮遊ゲートと、該浮遊ゲートに対して自己整合的に形成されたソース/ドレインと、前記浮遊ゲート上層に第2のゲート絶縁膜を介して形成された制御ゲートと、を少なくとも有する不揮発性メモリにおいて、前記制御ゲートが、異なる材料からなる制御ゲート上層膜と制御ゲート下層膜とにより構成されることを特徴とする不揮発性メモリ。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/78

FI (3件)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 301 S

Fターム (28件)：

5F001AA25 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AD13 ,  5F001AD15 ,  5F001AD17 ,  5F001AF06 ,  5F001AF07 ,  5F001AG21 ,  5F001AG30 ,  5F040DA10 ,  5F040DA19 ,  5F040FA05 ,  5F040FA06 ,  5F040FA08 ,  5F040FB01 ,  5F040FB04 ,  5F083EP02 ,  5F083EP23 ,  5F083EP62 ,  5F083EP63 ,  5F083EP67 ,  5F083GA02 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083PR33

引用特許：

審査官引用 (4件)

• 特開平2-275668
  
• 積層ゲート型不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-032818   出願人：ソニー株式会社
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-068702   出願人：株式会社東芝
• 特開平2-275668