特許
J-GLOBAL ID：200903043943931816
フラッシュメモリ素子の消去方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-093077
公開番号（公開出願番号）：特開2002-025283
出願日： 2001年03月28日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 内部電圧の変化にもかかわらず、一定の消去速度を有するフラッシュメモリ素子の消去方法を提供すること。【解決手段】 本発明のフラッシュメモリ素子の消去方法は、セルの消去検証時に消去されたセルの数を確認し、消去されたセルの数が設定された数より少ない場合、消去パルス幅または消去電圧を増加させて消去を行い、消去されたセルの数が設定された数より多い場合、消去パルス幅或いは消去電圧を減少させて消去を行うことにより、工程や動作環境に応じて変わる消去速度を一定に維持して、過消去の問題を解決することができる。
請求項（抜粋）：
選択されたセクタのセルのしきい値電圧を高めるためのプリプログラム及びその検証を行う第1段階と、前記選択されたセクタのアドレスカウンタをリセットした後、アドレス単位で単位パルスの消去電圧を印加して消去を行う第2段階と、前記アドレスの全体セルの消去状態を検証し、その結果、アドレスの全体セルが消去されたなら、アドレスを増加させると共に最後のアドレスまで消去を行う第3段階と、前記最後のアドレスまで消去された場合、ポストプログラム及びその検証を介してフラッシュメモリ素子の消去動作を完了する第4段階と、前記第3段階の消去検証結果、全体セルが消去されていない場合、セクタ全体を消去し、消去を行った回数が設定された最大消去回数を超過するか否かを検証する第5段階と、前記第5段階の消去回数検証結果、最大消去回数を超過していない場合、消去されたセルの個数を把握する第6段階と、前記第6段階の結果、消去されたセルの個数が設定された最小消去セルの個数より少ない場合、パルスの幅を増加させた消去電圧を印加して消去を行う第7段階と、前記第6段階の結果、消去されたセルの個数が設定された最大消去セルの個数より多い場合、パルスの幅を減少させた消去電圧を印加して消去を行う第8段階と、前記第6段階の結果、消去セルの個数が設定された最小及び最大消去セル数の間の場合、パルスの幅を調節していない消去電圧を印加して消去を行う第9段階と、前記第5段階の消去回数検証結果、最大消去回数を超過した場合、素子が不良であることを判定し終了する第10段階とを含んでなることを特徴とするフラッシュメモリ素子の消去方法。
FI (2件)：
G11C 17/00 612 E
, G11C 17/00 612 C
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD08
, 5B025AE08
