特許
J-GLOBAL ID:200903043978535700
半導体デバイスの製造
発明者:
出願人/特許権者:
代理人 (3件):
古谷 聡
, 溝部 孝彦
, 西山 清春
公報種別:公表公報
出願番号(国際出願番号):特願2002-531468
公開番号(公開出願番号):特表2004-523881
出願日: 2001年09月27日
公開日(公表日): 2004年08月05日
要約:
マイクロ電子デバイスの製造が、リセス化パターンを有する基板を使用することによって達成される。1つの手法においては、ピットパターンを有する基板を複製するためにマスター型が使用される。別の手法においては、基板はエッチングにより加工される。所望の電気特性を有する一連の積層された層が基板に適用され、電子デバイスとそれらの間の接続を生成するような仕方で平坦化される。マイクロ電子デバイスは一連の行と列を含むことができ、それらの交点でデータを記憶するために使用される。【選択図】図1
請求項(抜粋):
電子デバイスの製造方法であって、
a.ピット及びチャネルの所望のパターンに対して相補的に隆起したトポロジーを有する型を製造するステップと、
b.成形可能な基板に前記型を適用して前記パターンを付与するステップと、及び
c.前記パターンに所望の電気特性を有する一連の層を適用して電子デバイスを生成するステップからなる方法。
IPC (4件):
H01L21/3205
, H01L27/10
, H01L29/47
, H01L29/872
FI (3件):
H01L21/88 A
, H01L27/10 451
, H01L29/48 F
Fターム (23件):
4M104AA09
, 4M104BB13
, 4M104BB16
, 4M104BB18
, 4M104FF01
, 4M104FF31
, 4M104GG03
, 5F033HH07
, 5F033JJ07
, 5F033KK17
, 5F033KK19
, 5F033KK20
, 5F033MM01
, 5F033MM02
, 5F033MM17
, 5F033QQ07
, 5F033QQ19
, 5F033QQ48
, 5F083FZ10
, 5F083JA39
, 5F083PR05
, 5F083PR29
, 5F083PR40
引用特許: