特許
J-GLOBAL ID：200903044011597001

半導体メモリシステム

発明者：
押切 崇

押切 崇 について

, 
山本 真佐史

山本 真佐史 について


出願人/特許権者：
株式会社メガチップスLSIソリューションズ

株式会社メガチップスLSIソリューションズ について


代理人 (1件)： 坂根 剛
公報種別：公開公報
出願番号（国際出願番号）：特願2007-028170
公開番号（公開出願番号）：特開2008-192054
出願日： 2007年02月07日
公開日（公表日）： 2008年08月21日
要約：
【課題】不揮発性半導体メモリに対する繰り返し読み出しにより、意図せずしてデータが書き変わる現象に対して、正しいデータを出力可能とする技術を提供することを課題とする。【解決手段】メモリの各ページのデータには、初期段階で、第1ECC51が付加されている。メモリコントローラがデータを読み出すと、第1ECC51を利用してエラー検出が行われる。エラーが検出された場合、第1のエラー訂正アルゴリズムを利用してエラー訂正を行い、訂正したデータをホストシステムに出力する。その後、メモリコントローラは、第1のエラー訂正アルゴリズムよりも訂正能力の高い第2のエラー訂正アルゴリズムを利用し、訂正したデータに対する第2ECC52を生成する。そして、第1ECC51に代えて第2ECC52をメモリに格納する。【選択図】図5
請求項（抜粋）：
第1のエラー訂正コードあるいは第1のエラー訂正コードより訂正能力の高い第2のエラー訂正コードが付加されたデータが格納される再書き込み可能な不揮発性半導体メモリと、 前記不揮発性半導体メモリに対するアクセスを制御するメモリコントローラと、 を備え、 前記メモリコントローラは、第1のエラー訂正コードおよび第2のエラー訂正コードを利用した誤り訂正処理を実行することが可能であり、 前記メモリコントローラは、 前記不揮発性半導体メモリから読み出したデータに対して、第1のエラー訂正コードあるいは第2のエラー訂正コードを利用して誤り訂正処理を実行する手段、 を備えることを特徴とする半導体メモリシステム。
IPC (1件)：
G06F 12/16
FI (2件)：
G06F12/16 320G ,  G06F12/16 320M
Fターム (9件)：
5B018GA02 ,  5B018HA14 ,  5B018MA23 ,  5B018MA24 ,  5B018NA06 ,  5B018PA03 ,  5B018QA16 ,  5B018RA02 ,  5B018RA11
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM