特許
J-GLOBAL ID：200903044065710768
全差動型サンプリング回路及びデルタシグマ型変調器
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-052497
公開番号（公開出願番号）：特開2002-261614
出願日： 2001年02月27日
公開日（公表日）： 2002年09月13日
要約：
【要約】【課題】 半導体基板上に構成されるキャパシタの容量値の電圧依存性に起因するサンプリング誤差を低減して2次高調波成分の発生を抑制できるようにした全差動型サンプリング回路の提供。【解決手段】 この発明は、第1サンプリングキャパシタ27および第2サンプリングキャパシタ28と、第1サンプリングキャパシタ27の充放電を行う4つのスイッチ31、32、33’、34と、第2サンプリングキャパシタ28の充放電を行う4つのスイッチ41、42、43’、44と、第1積分キャパシタ25および第2積分キャパシタ26を含む全差動オペアンプ20とを備え、第2サンプリングキャパシタ28の上層電極28bと下層電極28aの接続の方向(状態)が、第1のサンプリングキャパシタ27の場合とは逆方向になるようにしたものである。
請求項（抜粋）：
半導体基板上に形成される上下2層の電極とその電極間の誘電体膜とにより構成される第1および第2のサンプリングキャパシタと、前記第1のサンプリングキャパシタの充放電を行う第1のスイッチ群と、前記第2のサンプリングキャパシタの充放電を行う第2のスイッチ群と、負入力端子と正出力端子との間に第1の積分キャパシタを接続するとともに、正入力端子と負出力端子との間に第2の積分キャパシタを接続する全差動オペアンプとを備え、前記第1のスイッチ群は、前記第1のサンプリングキャパシタを、第1のタイミングでは第1の入力端子と接地との間に接続し、第2のタイミングでは第2の入力端子と前記全差動オペアンプの負入力端子との間に接続するようになっており、前記第2のスイッチ群は、前記第2のサンプリングキャパシタを、前記第1のタイミングでは前記第2の入力端子と接地との間に接続し、前記第2のタイミングでは前記第1の入力端子と前記全差動オペアンプの正入力端子との間に接続するようになっており、さらに、前記第1のサンプリングキャパシタと前記第2のサンプリングキャパシタの接続方向を、互いに逆になるようにしたことを特徴とする全差動型サンプリング回路。
Fターム (5件)：
5J064AA01
, 5J064BA03
, 5J064BA06
, 5J064BC06
, 5J064BD00
