特許

J-GLOBAL ID：200903044067245345

半導体装置および半導体装置の製造方法

発明者： 上原 隆 ,  岩井 弘尚
出願人/特許権者： 松下電器産業株式会社
代理人 (2件)： 板垣 孝夫 ,  森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-086644
公開番号（公開出願番号）：特開2004-296754
出願日： 2003年03月27日
公開日（公表日）： 2004年10月21日
要約：

【課題】ゲート絶縁膜の膜厚が異なる低耐圧トランジスタと高耐圧トランジスタを有する半導体装置において、低耐圧領域の微細化に伴って特にトレンチ分離を採用しても、低耐圧領域と高耐圧領域の諸特性の劣化を防止することのできる半導体装置の製造方法を提供することを目的とする。【解決手段】高耐圧領域の分離は分離端が滑らかなバーズビーク形状を有するLOCOS分離13で、低耐圧領域の分離は微細化に適したトレンチ分離6で行い、高耐圧領域の厚い熱酸化膜16を形成する際に低耐圧領域はシリコン窒化膜7で保護することにより、低耐圧領域の薄い熱酸化膜19と別々に形成する。このことにより、低耐圧領域の微細化に伴って特にトレンチ分離を採用しても、低耐圧領域と高耐圧領域の諸特性の劣化を防止することのできる半導体装置および半導体装置の製造方法を提供することができる。【選択図】 図2

請求項（抜粋）：

低耐圧トランジスタと高耐圧トランジスタが同一半導体基板上に混在する半導体装置であって、 前記低耐圧トランジスタを素子分離するトレンチ分離と、 前記高耐圧トランジスタを素子分離するLOCOS分離と を有することを特徴とする半導体装置。

IPC (5件)：

H01L27/08 ,  H01L21/316 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/088

FI (5件)：

H01L27/08 331A ,  H01L27/08 102C ,  H01L21/76 L ,  H01L21/76 M ,  H01L21/94 A

Fターム (31件)：

4M108AA09 ,  4M108AB04 ,  4M108AB13 ,  4M108AB27 ,  4M108AB36 ,  4M108AC50 ,  5F032AA14 ,  5F032AA35 ,  5F032AA44 ,  5F032AA84 ,  5F032BB01 ,  5F032CA17 ,  5F032CA24 ,  5F032CA25 ,  5F032DA22 ,  5F048AA04 ,  5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC06 ,  5F048BA01 ,  5F048BA20 ,  5F048BB05 ,  5F048BB16 ,  5F048BC01 ,  5F048BC06 ,  5F048BC18 ,  5F048BD04 ,  5F048BG12 ,  5F048BG13 ,  5F048BH07

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-004375   出願人：富士電機株式会社
• 半導体装置及びその製造方法並びに記憶媒体
  公報種別：公開公報   出願番号：特願平10-058584   出願人：新日本製鐵株式会社
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-364146   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-333232   出願人：セイコーエプソン株式会社