特許
J-GLOBAL ID：200903044081152929
集積回路内に導電部を形成する方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-370166
公開番号（公開出願番号）：特開平11-251436
出願日： 1998年12月25日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 集積回路内にコンタクト及び相互接続配線等の導電部を形成するための新規な方法を提供する。【解決手段】 基板上に第1の誘電体層をデポジットするステップと、第1の導電体層をデポジットするステップと、第2の誘電体層をデポジットするステップと、第1の誘電体層の少なくとも一部を通って延びるキャビティを形成するステップと、キャビティの内面上に第2の導電体層を形成するステップと、キャビティ内にさらなる導電体材料を電解的にデポジットするステップと備えている。
請求項（抜粋）：
集積回路内に導電部を形成する方法であって、(a)上面を有する下層(10)を形成するステップと、(b)前記下層の前記上面上に第1の誘電体層(14)をデポジットするステップと、(c)前記導電部の形成のために選択した位置(12)に、前記第1の誘電体層の少なくとも一部を通って延びるキャビティ(20)を形成するステップと、(d)前記キャビティ内に導電体材料(26)を満たすステップとを備えており、前記ステップ(b)及び(c)の間に、(e)前記第1の誘電体層の上面上に第1の導電体層(16)をデポジットするステップと、(f)前記第1の導電体層上に第2の誘電体層(18)をデポジットするステップとを備えており、前記ステップ(d)が、(g)前記キャビティの全ての内面上に第2の導電体層(22)を形成するステップと、(h)前記第2の導電体層の上にさらなる導電体材料(26)を電解的にデポジットするステップとを含んでいることを特徴とする方法。
IPC (2件)：
H01L 21/768
, H01L 21/288
H01L 21/90 C
, H01L 21/288 E
