特許
J-GLOBAL ID：200903044081568858

集積回路装置,そのテスト方法,その設計用データベース及びその設計方法

発明者：
太田 光保

太田 光保 について

, 
竹岡 貞巳

竹岡 貞巳 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234906
公開番号（公開出願番号）：特開2001-059856
出願日： 1999年08月23日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】 集積回路装置のテスト時におけるピークの消費電力を抑制するための構造,テスト方法,設計方法及び設計用データベースを提供する。【解決手段】 組合せ回路10内を3つのグループX,Y,Zに分ける。グループ分けした各グループX,Y,Zに対応するフリップフロップ回路ごとに、タイミングをずらせてQ端子の出力を固定していく。フリップフロップ回路のQ端子を固定した状態でシフトモードの動作を行なった後、シフトモードの動作が終了すると、グループ分けした各グループX,Y,Zに対応するフリップフロップ回路ごとに、ホールド解除とキャプチャ動作とを行なう。1つのクロックのHレベルのときにホールド解除を行ない、そのクロックのLレベルのときにキャプチャ動作を行なうか、各グループX,Y,Zの順にホールド解除を行なってから各グループX,Y,Zの順にデータ信号Dを取り込むキャプチャ動作を行なう。
請求項（抜粋）：
内部に複数の論理回路と各論理回路間に配置された複数のフリップフロップ回路とを含む集積回路装置であって、上記各フリップフロップ回路は、スキャンテスト信号を受ける第1の入力部と、上記論理回路に接続され、上記論理回路に入力されたスキャンテスト信号に応じた論理回路の出力をデータ信号として受ける第2の入力部と、フリップフロップ回路内への入力を上記スキャンテスト信号とデータ信号とに切り換えるための制御信号を受ける第3の入力部と、クロック信号を受ける第4の入力部と、ホールド用信号を受ける第5の入力部と、上記論理回路に接続されスキャンテスト信号を上記論理回路内に送るための第1の出力部と、データ信号及びスキャン信号を出力するための第2の出力部とを備え、上記複数のフリップフロップ回路のうちの任意のフリップフロップ回路の第2の出力部と次段のフリップフロップ回路の第1の入力部とが順次接続されて、上記複数のフリップフロップ回路を直列に接続したスキャンテスト回路が形成されていて、上記第5の入力部に上記ホールド用信号を受けたときに、上記第1の出力部からの出力値を固定するように構成されていることを特徴とする集積回路装置。
IPC (3件)：
G01R 31/28 ,  G06F 11/22 360 ,  G06F 17/50
FI (5件)：
G01R 31/28 G ,  G06F 11/22 360 P ,  G06F 15/60 654 N ,  G06F 15/60 664 J ,  G06F 15/60 666 T
Fターム (14件)：
2G032AA01 ,  2G032AC03 ,  2G032AC10 ,  2G032AG07 ,  2G032AH04 ,  2G032AK01 ,  2G032AK16 ,  5B046AA08 ,  5B046BA03 ,  5B046JA01 ,  5B046KA05 ,  5B048AA20 ,  5B048CC11 ,  5B048CC18
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM