レベルシフタ及びそれを用いた電気光学装置

発明者： ,
出願人/特許権者：
代理人 (1件)：上柳雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-159927
公開番号（公開出願番号）：特開2003-110419
出願日： 2002年05月31日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】レベルシフタの構成を簡易として上で、高速動作を可能とする。【解決手段】一端において低振幅の論理信号を入力するコンデンサ112と、コンデンサ112の他端に、オフセット電圧を生成するTFT132、134と、一端において同じ低振幅の論理信号を入力するコンデンサ114と、コンデンサ114の他端に、オフセット電圧を生成するTFT136、138と、高振幅の論理信号における電源電圧の供給線とその基準電圧の供給線との間に直列接続されるとともに、その接続点を出力端とするようにTFT122、124を介挿する。ここで、TFT122のしきい値電圧は、TFT132、134によるオフセット電圧以下に設定され、TFT124のしきい値電圧は、TFT136、138によるオフセット電圧以上に設定される。

請求項（抜粋）：

一端にて低振幅の論理信号を入力する第1の容量と、前記第1の容量の他端に、第1の電圧をオフセットする第1のオフセット回路と、一端にて前記低振幅の論理信号を入力する第2の容量と、前記第2の容量の他端に、第2の電圧をオフセットする第2のオフセット回路と、高振幅の論理信号における電源電圧の供給線とその基準電圧の供給線との間に直列に接続されるとともに、その接続点を出力端とする第1および第2のスイッチング素子であって、前記第1の容量の他端に接続された第1のスイッチング素子と、前記第2の容量の他端に接続された第2のスイッチング素子と、を備えることを特徴とするレベルシフタ。

IPC (7件)：

H03K 19/0185 , G02F 1/133 550 , G02F 1/1345 , G02F 1/1368 , G09G 3/20 621 , G09G 3/20 , G09G 3/36

FI (7件)：

G02F 1/133 550 , G02F 1/1345 , G02F 1/1368 , G09G 3/20 621 F , G09G 3/20 621 L , G09G 3/36 , H03K 19/00 101 D

Fターム (47件)：

2H092GA59 , 2H092GA60 , 2H092JA24 , 2H092NA05 , 2H092NA26 , 2H092NA27 , 2H092PA06 , 2H093NA16 , 2H093NC03 , 2H093NC22 , 2H093NC34 , 2H093NC35 , 2H093ND32 , 2H093ND39 , 2H093ND49 , 5C006AF51 , 5C006AF84 , 5C006BC03 , 5C006BC06 , 5C006BC11 , 5C006BC20 , 5C006BF03 , 5C006BF46 , 5C006FA14 , 5C080AA06 , 5C080AA10 , 5C080BB05 , 5C080DD08 , 5C080DD27 , 5C080DD28 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C080JJ04 , 5J056AA00 , 5J056AA32 , 5J056BB07 , 5J056BB57 , 5J056CC00 , 5J056CC21 , 5J056DD12 , 5J056DD28 , 5J056DD44 , 5J056DD51 , 5J056EE13 , 5J056FF08 , 5J056KK00

引用特許：

審査官引用 (11件)

CMOS半導体集積回路
公報種別：公開公報出願番号：特願平8-321114 出願人：新日本製鐵株式会社
レベル変換回路
公報種別：公開公報出願番号：特願平9-107379 出願人：日本電気株式会社
特開平4-175011

全件表示

前のページに戻る