特許
J-GLOBAL ID：200903044249399569

シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。

発明者：
ヘリック ロバート

ヘリック ロバート について

, 
プロブスト ディーン イー.

プロブスト ディーン イー. について

, 
セッション フレッド

セッション フレッド について


出願人/特許権者：
フェアチャイルド・セミコンダクター・コーポレーション

フェアチャイルド・セミコンダクター・コーポレーション について


代理人 (2件)： 藤村 元彦 ,  永岡 重幸
公報種別：公表公報
出願番号（国際出願番号）：特願2008-526148
公開番号（公開出願番号）：特表2009-505403
出願日： 2006年08月04日
公開日（公表日）： 2009年02月05日
要約：
シールドゲートトレンチFETは、以下のように形成される。第1の導電型のシリコン領域内にトレンチが形成される。トレンチは、シールド絶縁膜によってシリコン領域から絶縁されたシールド電極を含む。熱酸化物層およびコンフォーマルな絶縁体層からなるインターポリ絶縁膜(IPD)がシールド電極上面に沿って形成される。少なくともトレンチ側壁上方を覆うゲート絶縁膜が形成される。ゲート電極がトレンチ内に形成される。ゲート電極は、IPDによってシールド電極から絶縁される。【選択図】図1
請求項（抜粋）：
電界効果トランジスタの製造方法であって、 第1の導電型のシリコン領域内にシールド絶縁膜によって前記シリコン領域から絶縁されたシールド電極を有するトレンチを形成するステップと、 前記シールド電極の上面に沿って熱酸化物層およびコンフォーマルな絶縁体層からなるインターポリ絶縁膜(以下IPDという)を形成するステップと、 少なくともトレンチ側壁上方を覆うゲート絶縁膜を形成するステップと、 前記IPDによってシールド電極から絶縁されたゲート電極を前記トレンチ内に形成するステップと、を含むことを特徴とする製造方法。
IPC (5件)：
H01L 29/78 ,  H01L 21/283 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/336
FI (7件)：
H01L29/78 652K ,  H01L21/283 B ,  H01L29/58 G ,  H01L29/78 653A ,  H01L29/78 653C ,  H01L29/78 658F ,  H01L29/78 658G
Fターム (13件)：
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104BB01 ,  4M104CC05 ,  4M104DD63 ,  4M104EE08 ,  4M104EE12 ,  4M104FF01 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM