柱状構造を有する半導体装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：富田和子
公報種別：公開公報
出願番号（国際出願番号）：特願平9-240030
公開番号（公開出願番号）：特開平11-087541
出願日： 1997年09月04日
公開日（公表日）： 1999年03月30日
要約：

【要約】【解決手段】側壁22と頂部表面21とを有する直立ピラー構造20と、このピラー構造の側壁に沿ったサイドゲート構造23とを備え、直立ピラー構造は、比較的導電性の材料と非導電性の材料の領域6,7を有し、第1の状態では、ピラー構造を通して電荷キャリアフローが発生可能であり、第2の状態では、それらの領域が、ピラー構造を通る電荷キャリアフローを阻止するトンネル障壁構造を呈し、サイドゲート構造は、側壁を介してピラー構造に電界を印加することにより電荷キャリアの移動を制御するよう構成されている。このデバイスは、ピラー構造の下にメモリノード10を有するメモリとして使用しうる。メモリノードは、ピラー構造の頂部表面21上の制御電極11から渡される電荷を蓄積する。このデバイスは、ピラーの上にソース5を有し、ピラーの下にドレインを有するトランジスタとしても構成しうる。

請求項（抜粋）：

側壁と頂部表面とを有する直立ピラー構造と、このピラー構造の側壁に沿ったサイドゲート構造とを備え、前記直立ピラー構造は、比較的導電性の材料の領域と非導電性の材料の領域とを有し、第1の状態では、ピラー構造を通して電荷キャリアフローが発生可能であり、第2の状態では、それらの領域が、ピラー構造を通る電荷キャリアフローを阻止するトンネル障壁構造を呈し、前記サイドゲート構造は、側壁を介してピラー構造に電界を印加することによりその電気伝導度を制御するよう構成された、制御可能な伝導デバイス。

IPC (8件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115 , H01L 29/06 , H01L 29/786 , H01L 21/336 , H01L 29/80

FI (7件)：

H01L 29/78 371 , H01L 29/06 , H01L 27/10 434 , H01L 29/78 617 J , H01L 29/78 618 A , H01L 29/78 622 , H01L 29/80 V

引用特許：

審査官引用 (4件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-226661 出願人：株式会社日立製作所
負性抵抗素子及びその製造方法並びに半導体装置
公報種別：公開公報出願番号：特願平4-214759 出願人：日本電信電話株式会社
ナノ構造メモリ素子
公報種別：公開公報出願番号：特願平8-251402 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る