特許
J-GLOBAL ID：200903044546571885

半導体基板の製造方法及び半導体装置の製造方法

発明者：
上田 多加志

上田 多加志 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-167399
公開番号（公開出願番号）：特開2004-014856
出願日： 2002年06月07日
公開日（公表日）： 2004年01月15日
要約：
【課題】ウェハの処理能力を犠牲にすることなく、高品質の歪みシリコンチャネルを簡便に形成することができる半導体基板の製造方法を提供するとともに、NMOSのみならず、PMOSトランジスタの駆動能力をも向上させることができる半導体装置の製造方法を提供することを目的とする。【解決手段】表面が(111)又は(110)の面方位のシリコン単結晶層からなる基板上面にSiGe膜を形成し、イオン注入及びアニール処理を行って前記基板内に埋め込み結晶欠陥を導入し、前記SiGe膜上に半導体膜を形成することからなる半導体基板の製造方法。【選択図】 図1
請求項（抜粋）：
表面が(111)又は(110)の面方位のシリコン単結晶層からなる基板上にSiGe膜を形成し、イオン注入及びアニール処理を行って前記基板内に埋め込み結晶欠陥を導入し、前記SiGe膜上に半導体膜を形成することからなる半導体基板の製造方法。
IPC (4件)：
H01L21/265 ,  H01L21/20 ,  H01L21/205 ,  H01L29/78
FI (7件)：
H01L21/265 Q ,  H01L21/265 602A ,  H01L21/265 602B ,  H01L21/20 ,  H01L21/205 ,  H01L21/265 F ,  H01L29/78 301B
Fターム (40件)：
5F045AA03 ,  5F045AA06 ,  5F045AA08 ,  5F045AB01 ,  5F045AB02 ,  5F045AB05 ,  5F045AB06 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AF02 ,  5F045AF03 ,  5F045AF13 ,  5F045BB16 ,  5F045CA05 ,  5F045CB02 ,  5F045DA52 ,  5F045DA69 ,  5F045HA15 ,  5F045HA16 ,  5F052JA01 ,  5F052KA01 ,  5F140AA02 ,  5F140AB03 ,  5F140AC28 ,  5F140AC36 ,  5F140BA02 ,  5F140BA05 ,  5F140BA06 ,  5F140BA16 ,  5F140BA17 ,  5F140BA20 ,  5F140BD05 ,  5F140BE07 ,  5F140BH15 ,  5F140BH17 ,  5F140CB04 ,  5F140CD01 ,  5F140CD06
引用特許：
審査官引用 (2件)
  • 半導体装置および半導体基板
    公報種別：公開公報   出願番号：特願平11-087831   出願人：株式会社日立製作所
  • 半導体装置
    公報種別：公開公報   出願番号：特願平11-216332   出願人：株式会社日立製作所
引用文献：
審査官引用 (1件)
  • "Strain relaxation mechanism for hydrogen-implanted Si11-xGex/Si(100) heterostructures"

前のページに戻る

TOP

BOTTOM