特許
J-GLOBAL ID：200903044561616615
半導体素子及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-293125
公開番号（公開出願番号）：特開平11-297830
出願日： 1998年10月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【課題】 微細コンタクトホール或いはビアホールの形成時に発生する工程不良を除去して、半導体素子の高集積化と高性能化を図り得る半導体素子及びその製造方法を提供すること。【解決手段】 半導体基板S上に第1層間絶縁膜210を形成し、この第1層間絶縁膜210に第1コンタクトホールh1を形成し、この第1コンタクトホールh1を第1導電性プラグ214で埋めた後、第1層間絶縁膜210上に第2層間絶縁膜216を形成し、この第2層間絶縁膜216に第1コンタクトホールh1に連続して第2コンタクトホールh2を形成し、この第2コンタクトホールh2を第2導電性プラグ218で埋め、コンタクトホール部を完成させる。
請求項（抜粋）：
基板上に形成され、第1コンタクトホール或いは第1ビアホールを備えた第1層間絶縁膜と、前記第1コンタクトホール或いは第1ビアホール内に形成された第1導電性プラグと、前記第1層間絶縁膜上に形成され、前記第1コンタクトホール或いは第1ビアホールと連続して第2コンタクトホール或いは第2ビアホールを有する第2層間絶縁膜と、前記第2コンタクトホール或いは第2ビアホール内に形成された第2導電性プラグと、この第2導電性プラグと接続されて前記第2層間絶縁膜上の所定部分に形成された金属配線とからなることを特徴とする半導体素子。
IPC (4件)：
H01L 21/768
, H01L 21/28 301
, H01L 21/28
, H01L 21/3205
H01L 21/90 C
, H01L 21/28 301 R
, H01L 21/28 301 L
, H01L 21/88 N
