特許
J-GLOBAL ID:200903044691945564
論理回路検証方法、貫通電流検証方法および貫通電流改善方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
岡田 和秀
公報種別:公開公報
出願番号(国際出願番号):特願2001-381598
公開番号(公開出願番号):特開2003-186935
出願日: 2001年12月14日
公開日(公表日): 2003年07月04日
要約:
【要約】【課題】 トライステートセルの出力端子を持つセルのコントロール端子が直接に電位固定されていない場合および接続入力端子の構造によらず、擬似エラーと認識してしまうため、目視確認が必要となるが、所要時間が大きい。【解決手段】 トライステートセルの出力端子が複数個共通接続されている場合に、前記トライステートセルのコントロール端子に繋がる回路を抽出し、コントロール端子に入力される信号の組み合わせで、全てのトライステートセルからの出力がハイインピーダンス状態になっている場合には、前記共通接続された箇所がハイインピーダンス状態になるとして、ハイインピーダンス状態発生箇所を検出し、実際に貫通電流が発生しないかどうかをチェックすることが可能になる。
請求項(抜粋):
半導体集積回路の設計において、トライステートセルの出力端子が複数個共通接続されている箇所を抽出する工程と、前記抽出したトライステートセルのコントロール端子に接続されている回路から前記コントロール端子への入力が排他であるか否かを判定する工程と、排他にならない場合のうち全てのトライステートセルの出力端子がハイインピーダンス状態を出力している場合には前記共通接続箇所にハイインピーダンス状態が発生すると検出する工程とを含むことを特徴とする論理回路検証方法。
IPC (3件):
G06F 17/50 664
, H01L 21/82
, H03K 19/00
FI (4件):
G06F 17/50 664 A
, H03K 19/00 B
, H01L 21/82 T
, H01L 21/82 C
Fターム (22件):
5B046AA08
, 5B046BA03
, 5B046JA01
, 5B046KA06
, 5F064BB05
, 5F064BB06
, 5F064BB07
, 5F064BB40
, 5F064CC12
, 5F064DD25
, 5F064HH06
, 5F064HH10
, 5F064HH12
, 5J056AA03
, 5J056BB19
, 5J056BB60
, 5J056CC00
, 5J056DD12
, 5J056DD29
, 5J056GG12
, 5J056GG14
, 5J056KK00
引用特許: