特許
J-GLOBAL ID:200903044914946614
メモリを内蔵した多重化マイクロコントローラ
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平9-066064
公開番号(公開出願番号):特開平10-261762
出願日: 1997年03月19日
公開日(公表日): 1998年09月29日
要約:
【要約】【課題】小型で安価な高信頼のロジック混載技術を用いたLSIを提供することにある。【解決手段】DRAM11a,11bで構成される主メモリと主メモリ上の命令を実行するプロセッサ10a,10bと、プロセッサの指示に応じてLSI外部への入出力を行う入出力ポート13a,13bとプロセッサ10a,10bの入出力信号を比較するバス比較器14とを有し、DRAM11a,11bとプロセッサ10a,10bとバス比較器14とを同一の半導体基板上に集積する。
請求項(抜粋):
命令あるいはデータを格納するメモリと、該メモリから命令を読み出して実行するプロセッサからなるマイクロコントローラにおいて、2つのメモリと2つのプロセッサと該プロセッサに接続し、該プロセッサの入出力信号を比較するバス比較器とを有し、該メモリと該プロセッサと該バス比較手段とを同一の半導体基板上に集積したことを特徴とするメモリを内蔵した多重化マイクロコントローラ。
IPC (5件):
H01L 27/04
, H01L 21/822
, G06F 15/78 510
, G11C 29/00 601
, H01L 27/10 461
FI (4件):
H01L 27/04 A
, G06F 15/78 510 K
, G11C 29/00 601 B
, H01L 27/10 461
引用特許:
審査官引用 (5件)
-
情報処理装置
公報種別:公開公報
出願番号:特願平4-336615
出願人:株式会社日立製作所
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平5-082739
出願人:株式会社日立製作所
-
多重プロセッサにおける割込み同期化方式
公報種別:公開公報
出願番号:特願平5-143280
出願人:株式会社日立製作所
-
プロセツサシステム
公報種別:公開公報
出願番号:特願平3-157320
出願人:日本電気株式会社
-
特開昭62-221740
全件表示
前のページに戻る