特許
J-GLOBAL ID：200903044916302803

不揮発性メモリの書き込み回路および不揮発性メモリ

発明者：
坂本 恭彦

坂本 恭彦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-335797
公開番号（公開出願番号）：特開平11-176174
出願日： 1997年12月05日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 大容量メモリに対しても、短時間で信頼性の高い書き込みを実行できる不揮発性メモリの書き込み回路を提供する。【解決手段】 この書き込み回路は、16個のアドレス分Rad-0〜Rad-Fの書き込みデータIndata0〜7を8ビット並列に、0〜Fのアドレスに分割してDフリップフロップ3に保持させる。一方、8個のDフリップフロップ1は、不揮発性メモリのベリファイデータOutdata0〜7を8ビット同時に保持する。そして、ベリファイのときに、8ビットの並列の書き込みデータのそれぞれに対して16個のアドレス属性(Rad0〜F)を持たせる。したがって、8×16個のDフリップフロップ3に保持した8×16個の書き込みデータを、16個のアドレス属性のアドレス順、かつ、8個並列に、8個のDフリップフロップ1に保持された8個のベリファイデータと比較して一致不一致を確認できる。
請求項（抜粋）：
Mビット並列にデータの入出力を行うことが可能な不揮発性メモリの書き込み回路であって、N個のアドレス分の書き込みデータを、Mビット並列に1からNのアドレスに分割して保持することが可能なM×N個の第1データラッチと、上記N個のアドレス分の書き込みデータをMビット並列に、1からNのアドレスに分割して上記第1データラッチに保持させる第1制御手段と、上記不揮発性メモリのべリファイデータをMビット同時に保持するM個の第2データラッチと、ベリファイのときに、Mビットの並列の書き込みデータのそれぞれに対してN個のアドレス属性を持たせるアドレスデコード信号を発生するアドレスデコード信号発生手段とを備えたことを特徴とする不揮発性メモリの書き込み回路。
FI (2件)：
G11C 17/00 601 T ,  G11C 17/00 611 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM