特許
J-GLOBAL ID:200903045071497002
半導体集積回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
古谷 史旺 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-129558
公開番号(公開出願番号):特開2000-323672
出願日: 1999年05月11日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】 本発明は、複数の記憶素子が配置される記憶素子領域を備えた半導体集積回路に関し、製造コストを増大することなく、電源線に十分な電流を供給することを目的とする。【解決手段】 複数の記憶素子MCが配置される記憶素子領域5と、記憶素子領域5上に形成可能な積層された複数の金属配線層M1、M2、...を備え、記憶素子領域5上には、最も記憶素子領域5側に位置する金属配線層M1を使用して電源線6が形成されていることを特徴とする。
請求項(抜粋):
複数の記憶素子が配置される記憶素子領域と、該記憶素子領域上に形成可能な積層された複数の金属配線層M1、M2、...を備え、前記記憶素子領域上には、最も前記記憶素子領域側に位置する前記金属配線層M1を使用して電源線が形成されていることを特徴とする半導体集積回路。
IPC (2件):
H01L 27/108
, H01L 21/8242
Fターム (22件):
5F083AD00
, 5F083GA02
, 5F083GA03
, 5F083GA09
, 5F083GA28
, 5F083GA30
, 5F083JA36
, 5F083JA40
, 5F083JA53
, 5F083KA03
, 5F083KA15
, 5F083KA16
, 5F083KA18
, 5F083KA20
, 5F083LA01
, 5F083LA02
, 5F083LA11
, 5F083LA16
, 5F083LA17
, 5F083LA18
, 5F083LA21
, 5F083LA30
引用特許:
審査官引用 (7件)
-
スタティック型半導体記憶装置およびその製造方法
公報種別:公開公報
出願番号:特願平9-201363
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-003889
出願人:株式会社日立製作所
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平8-246474
出願人:株式会社東芝
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-165447
出願人:松下電器産業株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平5-273682
出願人:日本電気株式会社
-
特開平4-302161
-
特開平4-212454
全件表示
前のページに戻る